[发明专利]位线预处理存储装置及方法

说明书

技术领域

本发明涉及一种半导体器件及其工作方法，具体涉及一种存储器装置及其工作方法。

背景技术

目前，各类静态随机存储器绝大部分采用一种典型的位线预充电电路来将处于非读写状态的位线充电至一个特定电位，一般都是充电至电源电压。如图1所示，两个P型MOS晶体管(图1所示M16和M63)将该对位线预充电至电源电压，而另一个P型MOS晶体管(图1所示M17)则将两根位线相连，保持预充电电位一致。由于是预充电到高电压，因此只需要一个P型MOS晶体管即可。

如图2所示，其中箭头虚线显示了这种预充电电路的静态漏电通路。一般通过预充电电路漏掉的电流要占到整个静态随机存储器静态漏电的40％～65％之间，其余的静态漏电则主要由存储单元内部器件所产生。如果能将传统预充电电路的静态漏电通路去除，则至少可以降低整个静态随机存储器静态40％～65％的漏电。

其次，考虑到这种预充电电路所带来的动态电流。图3所示的是一个采用这种预充电电路的静态存储单元阵列。读写动作时某根字线被选中开启，例如图3中的WL0。此时和WL0相连的所有存储单元都开启，所有的位线已经被预充电至电源电压，并有一半的位线被开启的存储单元向地放电，假定这一半的位线电压被放电至1/2电源电压。则每次读写完成后进入预充电阶段又要将这一半的位线再次充电至电源电压。如此往复，每个读写周期内都要对整个阵列中一半的位线进行一次充放电的循环。

此外，每一对位线都占用一个如图1所示的预充电电路，控制该预充电的电流损耗也颇为可观。以往设计经验和测试结果表明，存储单元阵列读写周期内对位线的循环充放电占静态随机存储器总体动态电流的60％～90％。存储单元阵列容量越大，则其中的位线个数越多，每根位线的长度越长，上述对位线的循环充放电所占的整体动态电流比例就越高。对这部分的充放电电流进行优化，可有效降低整个静态随机存储器总体动态电流。

发明内容

本发明所要解决的技术问题是提供一种降低动态电流和降低漏电的电路，应用于静态随机存储器中，以降低该静态随机存储器的总体动态电流功耗和静态漏电流功耗。

为了解决以上技术问题，本发明提供了一种位线预处理存储装置；包括至少两条位线，以及与位线相连接的存储单元，一个P型MOS晶体管和一个N型MOS晶体管；所述的P型MOS晶体管的源极和漏极分别与两条位线连接；所述的N型MOS晶体管的源极和漏极分别与两条位线连接；所述的P型MOS晶体管和N型MOS晶体管形成一个传输门将两条位线连接起来平衡位线间的电位；位线在非读写状态下浮空。

本发明的有益效果在于：可以有效降低整个静态随机存储器静态的漏电，有效降低整个静态随机存储器总体动态电流，大幅减少存储器的功耗。

本发明还提供了上述位线预处理存储装置的工作方法：

进行读动作时，包括以下步骤：

每一对位线之间的传输门开启，保持两根位线的电压完全一致；

读动作开始后，所有位线对之间的传输门关闭，选中的字线开启，每一个位线对中的两根位线各自从相同的初始电压沿相反的方向跟随存储单元内的存储值变化，逐步产生电压差；

位线对上的电压差是由对应的存储单元所决定；

对于被选中的位线对或存储单元，该电压差将被输入灵敏放大器来放大这个电压差，从而得到所需要读取的值。

进行写动作时，包括以下步骤：

每一对位线之间的传输门开启，保持两根位线的电压完全一致；

写动作开始后所有位线对之间的传输门关闭，选中的字线开启；

被选中的位线则被外部写电路分别充放电至电源电压和地，从而写入值到存储单元。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是现有位线预充电电路结构示意图；

图2是现有位线预充电电路结构的静态漏电示意图；

图3是现有位线预充电电路结构的存储单元阵列示意图；

图4是本发明实施例所述位线预充电电路结构示意图；

图5是本发明实施例所述位线预充电电路与存储单元的示意图；

图6是本发明实施例所述位线预充电电路结构的存储单元阵列示意图。

具体实施方式