[发明专利]具有双层堆叠自对准栅结构的存储器的制造方法有效
| 申请号： | 200910057526.2 | 申请日： | 2009-06-30 |
| 公开（公告）号： | CN101937876A | 公开（公告）日： | 2011-01-05 |
| 发明（设计）人： | 王雷 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L21/283;H01L21/311 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 王函 |
| 地址： | 201206 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 双层 堆叠 对准 结构 存储器 制造 方法 | ||
1.一种具有双层堆叠自对准栅结构的存储器的制造方法，其特征在于，包括如下步骤：
(1)在硅衬底上形成栅极氧化层和隧穿氧化层，在该栅极氧化层和隧穿氧化层上依次沉积下层多晶硅、中间绝缘层；
(2)光刻，刻蚀中间绝缘层直至下层多晶硅停止；
(3)全面沉积上层多晶硅；
(4)光刻，刻蚀多晶硅直至栅极氧化层停止，形成具有上层多晶硅、中间绝缘层和下层多晶硅的双层多晶硅栅结构；
(5)后续工艺，包括去除残留的栅极氧化层、去除光刻胶，最终形成具有双层堆叠自对准栅结构的存储器。
2.根据权利要求1所述的具有双层堆叠自对准栅结构的存储器的制造方法，其特征在于，步骤(4)中所述双层多晶硅栅下面存在隧穿氧化层。
3.根据权利要求1所述的具有双层堆叠自对准栅结构的存储器的制造方法，其特征在于，所述中间绝缘层为氧化物、氮化物或ONO结构的混合膜层，所述ONO结构为氧化物、氮化物和氧化物的混合结构。
4.根据权利要求1所述的具有双层堆叠自对准栅结构的存储器的制造方法，其特征在于，步骤(4)中形成的上层多晶硅的关键尺寸小于下层多晶硅。
5.根据权利要求1所述的具有双层堆叠自对准栅结构的存储器的制造方法，其特征在于，步骤(4)中形成的下层多晶硅的关键尺寸由步骤(2)中所述的刻蚀中间绝缘层决定。
6.根据权利要求1，4或5所述的具有双层堆叠自对准栅结构的存储器的制造方法，其特征在于，步骤(2)和步骤(4)中的光刻为自对准结构。
7.根据权利要求1，4或5所述的具有双层堆叠自对准栅结构的存储器的制造方法，其特征在于，步骤(4)中所述的中间绝缘层为下层多晶硅刻蚀时的硬掩膜。
8.根据权利要求1，4或5所述的具有双层堆叠自对准栅结构的存储器的制造方法，其特征在于，步骤(4)中的刻蚀多晶硅工艺对中间绝缘层具有高选择比，利用栅极氧化层作为刻蚀阻挡层防止刻蚀到硅衬底。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910057526.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
