[发明专利]具有双层堆叠自对准栅结构的存储器的制造方法

说明书

技术领域

本发明属于半导体器件的制造工艺方法，尤其涉及一种带有隧穿氧化层结构的双层堆叠自对准栅存储器的制造方法。

背景技术

半导体器件中，带有隧穿氧化层结构的双层堆叠自对准栅存储器是一种比较常用的存储器结构，其基本结构如图1所表示。其中带有隧穿氧化层的晶体管，可以在垂直方向电压的作用下，将衬底沟道中的电子通过隧穿氧化层耦合到下层多晶硅中进行存储或将下层多晶硅中存储的电子通过隧穿氧化层释放到衬底，分别可以对应存储的两种状态。而在垂直方向电压低于工作电压的时候，隧穿氧化层作为下层多晶硅和衬底间的绝缘层。上层多晶硅为外加垂直电压的栅，下层多晶硅为存储电子的栅，两层多晶硅之间的绝缘层防止上下层之间产生短路导致器件失效。

产生如图1所表示的结构，其现有的工艺方法如图2所示，具体步骤为：

1.在硅衬底8(包括有源区6和隔离区7)上形成栅极氧化层4和隧穿氧化层5，在该栅极氧化层4和隧穿氧化层5上依次沉积下层多晶硅3，中间绝缘层2，上层多晶硅1，见图2A；

2.光刻，干法刻蚀上层多晶硅1直至中间绝缘层2停止，见图2B；

3.转换刻蚀工艺，刻蚀中间绝缘层2直至下层多晶硅3停止，见图2C；

4.转换刻蚀工艺，刻蚀下层多晶硅3直至栅极氧化层4停止，见图2D；

5.去胶清洗；

6.后续工艺，其剩余的栅极氧化层通过后续工艺中的湿法去除，形成具有双层堆叠自对准栅结构的存储器，见图1。

现有工艺存在以下问题：在步骤2刻蚀上层多晶硅1时，如图2B所表示，刻蚀是在一定的温度、压力环境下，通过高压放电电离刻蚀气体在电场作用下与上层多晶硅产生化学反应或物理轰击进行刻蚀。此时在刻蚀腔中存在大量电荷，而上层多晶硅1可以导电，具有吸引电荷的能力，大量电荷会被吸引在硅片表面，尤其是多晶硅附近，而且由于此时中间绝缘层2还没有被刻蚀，整个衬底8都被绝缘介质覆盖，聚集的电荷没有释放的途径，会在整个上层多晶硅1刻蚀中不断积累大量的感应电荷。而在步骤3中，如图2C所示，一旦绝缘介质被刻蚀完，露出下层多晶硅3的瞬间，积累的大量电荷会产生瞬间放电通过下层多晶硅3向衬底8释放。因为此前的刻蚀过程中缺乏释放电荷的途径，因此积累的电荷数量很大，此时产生的瞬间电压和电流都会非常高，而衬底8上隧穿氧化层5的厚度比正常的栅极氧化层4薄，且面积很小，因此所有的电荷很容易通过隧穿氧化层5区域向衬底8移动。这两个原因叠加会在隧穿氧化层5区域产生更高电流密度的瞬间大电流放电，此时如果隧穿氧化层5厚度均匀性不好或成膜质量不好，就会在瞬间大电流情况下产生局部击穿，导致该区域的氧化层厚度减薄或产生缺陷。

当隧穿氧化层产生厚度变化或缺陷后，会产生以下几种情况：

1.程度较轻的话仅仅是耐压能力下降，产生低电压下可以擦写，导致局部存储出错。或者在高温下存储的电子不需要外加电压就可以通过隧穿氧化层向衬底释放，导致存储内容丢失。

2.程度较重的话会导致下层多晶硅和衬底直接短路丧失存储能力，成为存储坏区。

以上这几种情况都会大大降低产品的性能导致成品率下降。这种缺陷往往被称为PID(plasma induced damage，等离子体诱致损伤)。

发明内容

本发明要解决的技术问题是提供一种具有双层堆叠自对准栅结构的存储器的制造方法，该方法能降低PID引起的产品失效，提高整体成品率和可靠性。

为解决上述技术问题，本发明提供一种具有双层堆叠自对准栅结构的存储器的制造方法，包括如下步骤：

(1)在硅衬底上形成栅极氧化层和隧穿氧化层，在该栅极氧化层和隧穿氧化层上依次沉积下层多晶硅、中间绝缘层；

(2)光刻，刻蚀中间绝缘层直至下层多晶硅停止；

(3)全面沉积上层多晶硅；

(4)光刻，刻蚀多晶硅直至栅极氧化层停止，形成具有上层多晶硅、中间绝缘层和下层多晶硅的双层多晶硅栅结构；

(5)后续工艺，包括去除残留的栅极氧化层、去除光刻胶，最终形成具有双层堆叠自对准栅结构的存储器。

步骤(4)中所述双层多晶硅栅下面存在隧穿氧化层。

所述中间绝缘层为氧化物、氮化物或ONO结构的混合膜层，所述ONO结构为氧化物、氮化物和氧化物的混合结构。

步骤(4)中形成的上层多晶硅的关键尺寸小于下层多晶硅。

步骤(4)中形成的下层多晶硅的关键尺寸由步骤(2)中所述的刻蚀中间绝缘层决定。

步骤(2)和步骤(4)中的光刻为自对准结构。

步骤(4)中所述的中间绝缘层为下层多晶硅刻蚀时的硬掩膜。