[发明专利]交替排列的P型和N型半导体薄层的形成方法有效

专利信息
申请号: 200910057783.6 申请日: 2009-08-27
公开(公告)号: CN101996868A 公开(公告)日: 2011-03-30
发明(设计)人: 刘继全 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/04 分类号: H01L21/04;H01L21/20;H01L21/306
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 王函
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 交替 排列 半导体 薄层 形成 方法
【权利要求书】:

1.一种交替排列的P型和N型半导体薄层的形成方法,其特征在于:包含以下步骤:

1)在衬底硅片上生长一层第一外延层;

2)在第一外延层上进行第一次刻蚀形成沟槽;

3)在第一外延层表面和沟槽内部生长绝缘层;

4)去除沟槽底部的绝缘层;

5)对第一次刻蚀形成的沟槽进行第二次刻蚀形成深沟槽;

6)用选择性外延对深沟槽进行填充,形成第二外延层,该第二外延层与第一外延层具有相反导电类型;

7)去除绝缘层;

8)用化学机械研磨去除沟槽,即可得到交替排列的P型和N型半导体薄层。

2.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤1)中第一外延层的厚度为20.0-80.0μm。

3.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤2)中沟槽的宽度为1.0-10.0μm,深度为1.0-10.0μm。

4.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤3)中绝缘层是氧化硅和/或氮化硅。

5.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤4)中沟槽底部绝缘层的刻蚀采用干法刻蚀工艺,沟槽表面用光刻胶保护,沟槽侧壁的绝缘层不受刻蚀工艺的影响。

6.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤5)中第二次刻蚀形成的深沟槽的深度等于或大于器件所需的P型薄层的高度,该深沟槽的宽度为1.0-10.0μm,深度为10.0-50.0μm。

7.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤6)中选择性外延的温度为800-1100摄氏度,压力为20-760托。

8.如权利要求1或7所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤6)中选择性外延的硅源为二氯二氢硅,流量为50-1000毫升/分钟。

9.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤6)中选择性外延的刻蚀气体为氯化氢或氟化氢,流量为50-1000毫升/分钟。

10.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤7)中绝缘层的去除采用干法刻蚀或湿法刻蚀或化学机械研磨。

11.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述步骤8)中化学机械研磨的量,在沟槽的底部之下,且在深沟槽的底部之上。

12.如权利要求1所述的交替排列的P型和N型半导体薄层的形成方法,其特征在于:所述第一外延层为P型,第二外延层为N型;或者所述第一外延层为N型,第二外延层为P型。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910057783.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top