[发明专利]交替排列的P型和N型半导体薄层的形成方法

说明书

技术领域

本发明涉及一种半导体制造工艺，尤其涉及一种交替排列的P型和N型半导体薄层的形成方法。

背景技术

现有的超级结MOSFET采用耐压层结构——利用一系列的交替排列的P型和N型半导体薄层来在截止状态下在较低电压下就将P型N型区耗尽，实现电荷相互补偿，从而使P型N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破了传统功率MOSFET理论极限。

现有的超级结MOSFET(金属氧化物半导体场效应管)器件的结构如图1所示，在衬底硅片1上的外延层2内有沟槽型的具有相反导电类型填充的外延层3，该区域顶部从外向内依次被P阱区5、N+阱区6、P+注入层7包围。在两个沟槽型外延层3之间、外延层2之上设有多晶硅4，多晶硅4上设有层间介质8，源金属电极9覆盖整个层间介质8和外延层3。衬底硅片1背面有背面金属电极(漏极)10。

该器件制造主要的难点是交替排列的P型和N型半导体薄层结构的形成。该结构的形成工艺有两种，第一种是利用多次光刻-外延成长和注入来获得交替的P型和N型掺杂区(见图2)，包括如下步骤：首先在衬底硅片1上生长一层外延层11，然后再在合适的位置进行注入掺杂形成离子注入区12；然后再生长一层外延层11，再在前次相同的注入位置进行注入形成离子注入区12。这样多次的循环外延生长和注入，直至外延厚度达到所需要的沟道深度，形成多个离子注入区13。最后再在炉管进行注入掺杂区扩散使多个离子注入区13形成一完成的掺杂区14，这样完整的P(N)型薄层才算完成。此方法存在的问题首先是成本较高，外延和注入都是半导体制造中成本较高的工艺，特别是外延，在一般的半导体制造中一般只有一次；其次是工艺难以控制，几次的外延生长要求相同的电阻率，相同的膜质量，对工艺的稳定性方面要求较高；另外每次注入都要求在相同的位置，对注入的对准、精度方面都要求很高。

另外一种制造工艺是在N型硅外延层上开沟槽，然后往沟槽中填入P型外延，具体包括如下步骤：首先在衬底硅片1上生长一层厚的硅外延层2，然后在此外延层2上形成一个沟槽15，再用与外延层2有相反掺杂的硅外延填充沟槽15，形成外延层3(见图3)。此方法主要的难点是沟槽的外延填充。由于沟槽顶部和沟槽底部生长速率的差异，所以外延填充后在沟槽内部一般会有空洞存在，而空洞会对器件的性能产生一定影响。

发明内容

本发明要解决的技术问题是提供一种交替排列的P型和N型半导体薄层的形成方法，该方法解决了外延填充沟槽存在空洞的问题，可以获得没有空洞的交替排列的P型和N型半导体薄层，以改善器件的性能。

为解决上述技术问题，本发明提供一种交替排列的P型和N型半导体薄层的形成方法，包含以下步骤：

1)在衬底硅片上生长一层第一外延层；

2)在第一外延层上进行第一次刻蚀形成沟槽；

3)在第一外延层表面和沟槽内部生长绝缘层；

4)去除沟槽底部的绝缘层；

5)对第一次刻蚀形成的沟槽进行第二次刻蚀形成深沟槽；

6)用选择性外延对深沟槽进行填充，形成第二外延层，该第二外延层与第一外延层具有相反导电类型；

7)去除绝缘层；

8)用化学机械研磨去除沟槽，即可得到交替排列的P型和N型半导体薄层。

和现有技术相比，本发明具有以下有益效果：在超级结的交替的P型和N型薄层形成中，对于在外延层上先刻沟槽，再填入相反掺杂的硅外延的工艺，沟槽的无空洞填充是难点。本发明主要解决外延填充沟槽问题。采用本发明方法可以获得没有空洞的交替排列的P型和N型半导体薄层，以改善器件的性能。

附图说明

图1是现有的超级结MOSFET器件的单元结构示意图；

图2是现有的第一种交替排列的P型和N型半导体薄层制造工艺流程图；

图3是现有的第二种交替排列的P型和N型半导体薄层制造工艺流程图；

图4是气相CVD外延生长中反应物浓度与沟槽深度的变化关系示意图；

图5是用外延工艺直接填充沟槽时硅外延在沟槽内部的生长情况示意图；

图6-图14是本发明方法的流程示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。