[发明专利]用于校准光刻工具的装置及方法

说明书

技术领域

本发明涉及集成电路及用于半导体器件制造的对集成电路的处理，更具体来说，本发明提供了一种对用于集成电路制造的光刻工艺的跟踪工具进行监视的方法。然而，应认识到本发明具有宽泛得多的应用范围。例如，本发明可应用于各种器件，例如动态随机存取存储器件、静态随机存取存储器件(SRAM)、专用集成电路器件(ASIC)、微处理器和微控制器、闪存器件等。

背景技术

集成电路，即IC，已经从制造于单个硅芯片上的屈指可数的互连器件发展到上百万的器件。当前的IC所提供的性能和复杂度已远远超出最初的想象。为了提高复杂度和电路密度(即能够封装于给定芯片面积中的器件的数量)，最小的器件特征的尺寸(也称为器件“几何尺寸”)已随着每代IC而变得越来越小。当前制造的半导体器件具有小于四分之一微米的特征。

增加的电路密度不仅提高了IC的复杂度和性能，还为消费者提供了更低的成本部分。一个IC制造设施可能会花费数亿甚至数十亿美元。每个制造设施具有一定的晶圆吞吐量，而每个晶圆上具有一定数量的IC。因此，通过将IC的各器件制造得更小，可以在每个晶圆上制造更多的器件，从而提高制造设施的产量。由于IC制造中所使用的每个工艺均具有限度，因此，将器件制造得更小是非常有挑战性的。换言之，给定的工艺通常仅降低到一定的特征尺寸，然后则需要改变该工艺或者器件布局。

用于集成电路制造的光刻工艺是对于制造越来越小的器件而言非常重要的一个半导体工艺的示例。光刻工艺包括沉积光致抗蚀剂材料、图案化和曝光所述光致抗蚀剂材料等步骤。遗憾的是，用于对光刻工艺中的各步骤进行监视的常规方法难以有效并准确地执行。例如，用于光刻工艺的跟踪工具中的关键部件或部分是手工对准的，从而会导致误差和不一致。

鉴于此，可以看出，需要一种用于处理半导体器件的改善的技术。

发明内容

根据本发明，提供了用于制造半导体器件的处理集成电路的技术。更具体而言，本发明提供了一种校准在用于图案化半导体集成电路的光刻工艺中使用的跟踪工具的方法。但是，应认识到，本发明具有宽泛得多的应用范围。

校准晶圆可载有一个或多个不同的标记类型，以利于光刻工艺的检查。第一标记类型可位于晶圆的外围部分上，以指示边缘球状物去除(EBR)区域的期望边界。第二标记类型可位于晶圆的外围部分上，以指示晶圆边缘暴露区域(WEE)的期望边界。第三标记类型可指示晶圆的期望载有晶圆标识标记的部分的边界。第四标记类型可位于晶圆的中心，可使得将液体抗蚀剂材料准确并均匀地施加于晶圆。在对光刻工艺的各个阶段的准确度进行快速简便的评估的方法中可采用校准晶圆。

根据本发明的用于校准光刻工具的方法的实施例包括：提供载有标记的校准晶圆，在所述校准晶圆上形成光致抗蚀剂材料以覆盖所述标记；通过曝光来去除所述光致抗蚀剂材料的一部分，以及检查所述校准晶圆，以确定所述标记的部分是否已通过去除所述光致抗蚀剂而被暴露。

根据本发明的用于配给液体光致抗蚀剂材料的方法的实施例包括：提供载有标记的校准晶圆，所述标记靠近所述校准晶圆的中心，使得液体光致抗蚀剂材料流到所述校准晶圆上，以及观察从所述标记到所述液体光致抗蚀剂的施加点的距离。

根据本发明的用于校准光刻工具的装置的实施例包括：载有标记的校准晶圆，所述标记勾划出所述校准晶圆的中心、边缘球状物去除(EBR)区域、晶圆边缘排除(WEE)区域和晶圆标识(ID)区域中的至少一个。

与常规技术相比，通过本发明可获得很多益处。例如，本发明的技术提供了一种易于使用的依赖于常规技术的工艺。在某些实施例中，所述方法提供了更高的器件产出(以每晶圆的晶片数为单位)。另外，所述方法提供了在对常规设备和工艺不作实质性改动的情况下能够与常规工艺技术兼容的工艺。优选地，本发明可应用于诸如存储器、专用集成电路、微处理器及其他器件等各种应用。优选地，本发明提供了对用于光刻工艺的跟踪工具进行校准的方法。依赖于实施例，可实现这些益处中的一个或多个。贯穿本说明书将描述这些及其他益处，并且在下文中将更详细地进行描述。

参考下文的详细说明和附图，可以更充分地理解本发明的各个另外的目的、特征和优点。

附图说明

图1(a)是半导体晶圆的简化俯视图，示出了用于处理半导体集成器件的常规方法的一个步骤；

图1(aa)是图1(a)的半导体晶圆的一部分的简化俯视图；

图1(b)是半导体晶圆的简化俯视图，示出了用于处理半导体集成器件的常规方法的另一步骤；

图1(bb)是图1(b)的半导体晶圆的一部分的简化俯视图；