[发明专利]基于TCore可配置处理器的编译器系统

说明书

技术领域

本发明计算机技术领域的嵌入式系统中的可配置微处理器，特别是涉及可配置微 处理器中的编译器的开发技术。

背景技术

当前，嵌入式系统在诸多领域得到广泛应用。而嵌入式微处理器在很大程度上决 定了嵌入式系统的性能。主流微处理器如ARM、MIPS、PowerPC等均是基于通用目 的设计的，其功能强大、支持多种运算及数据类型。这种通用性的设计反而限制了其 在特定领域开发并行性的可能。

可配置微处理器克服了上述缺点，其针对特定任务定制指令集及处理器架构，既 保持了处理器的灵活性也使性能接近特定应用设计专用集成电路(ASIC)。这种可配 置处理器需要一个自动化的软硬件协同设计环境，包括协同设计环境、编译器，指令 集仿真器、设计空间探测器等等。我国在此领域研究起步较晚，缺乏可产业化的可配 置处理器，因此需要支付昂贵IP核及相关软件授权费用。

Tcore微处理器是天津大学VLSI设计与应用研究所设计的具有自主知识产权的基 于传输触发体系结构(Transport Triggered Architecture，TTA)的可配置微处理器， 并已完成0.13μm GSMC工艺下的流片，工作主频可达到200MHZ，拥有良好的产业 化前景。

Tcore可配置微处理器的最大特点是相比其他微处理器可以在更细的粒度上进行 控制，数据传输细节在体系结构级可见，因而拥有理想的性能/成本比。但它也存在用 户手工编写代码难度大，编译器效率低等问题，如何设计高效率的编译器产生高效代 码一直是基于TTA架构微处理器设计的关键。编译器分为前端与后端两部分，传统的 基于TTA架构处理器的编译器前端主要是通过GNU GCC技术组织实现，如Delft大 学的MoveFramework。采用这种方式，串行的TTA指令被表示成二进制文件格式： 这种格式灵活性很低，缺少程序剖析信息，即使存在程序剖析信息，也是被独立组织， 缺乏和程序本身的联系，势必造成在后端编译过程中无法生成高质量的指令级并行代 码。编译器前端、后端主要完成两个任务：寄存器分配和指令调度。目前寄存器分配 方法多采用Chaitin提出的图着色方法，但此方法经常会产生一个不可着色的冲突图， 从而导致有大量的临时变量被注入内存，增加了存取变量的时间。而在指令调度方面， Moveframework采用表调度方法，其核心思想是基于数据依赖图拓扑结构进行调度， 调度的过程中没有考虑到全局最优，该算法所生成的代码质量较差。此外，其缺少对 于资源死锁和流水线冲突问题的处理。整数线性规划(Integer Linear Programming) 算法对指令调度、寄存器的分配和软件旁路提供了一个统一的方法，把多个问题整合 在一个优化模型中。这种方法虽然在理论上能生成优质代码，在某种程度上成功解决 了寄存器分配优化和指令并行调度优化两个相互矛盾目标的多目标优化问题。但是由 于建立的约束关系复杂，往往很难在实际的编译技术中得到使用。实验表明该方法只 适用于小规模的基本块内代码优化。

发明内容

本发明旨在为克服上述现有技术问题，而提出一种基于Tcore处理器的编译器系 统，通过中间语言格式进行编译器的组织，使用线性扫描及遗传算法完成寄存器分配 与指令调度。

本发明提出一种基于可配置处理器的编译器，该编译器包括SUIF2、第一级中 间机器语言SUIF IR、可扩展编译框架MACHSUIF、第二级中间机器语言SUIFVM、 统一的扩展接口Machine Library Interface、串行Tcore处理器代码Sequential Code、 体系结构解析器Architecture parser、代码生成器code generator、可配置处理器体 系结构描述文件ADT、并行可配置处理器代码，其中：