[发明专利]刻蚀方法

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种刻蚀方法。

背景技术

集成电路制造过程中，采用光刻技术对覆盖于半导体衬底上的光刻胶层 (photoresist，PR)进行曝光，显影后形成图案化的光刻胶层，然后再采用刻 蚀技术将光刻胶层中的电路图案转移到半导体衬底上，从而形成集成电路结 构。

在0.35微米以上特征尺寸的集成电路制造工艺中，通常使用365nm波长 的I-line光源进行曝光，以节省光刻的成本，相应的，被此光源曝光的光刻胶 层使用正性的I线光刻胶，例如重氮萘醌线性酚醛树脂。

实际曝光时，为减小来自光刻胶层下面膜层对光的反射，通常在光刻胶 层下面还具有底部抗反射层(bottom anti-reflective coating，BARC)。但是， 由于I-line光源在光刻胶层下面的反射不如波长更短的深紫外(deep ultra-violet，DUV)光源显著，实际工艺过程中为了提高生产效率，在采用I-line 光源的光刻工艺中往往没有底层防反射层。这样以来曝光并显影后，图案化 的光刻胶层中栅极图案的线条线宽往往随线条在整个半导体衬底上的分布密 度不同而有所差别，导致在线条密度大的区域(Dense area)线条宽，在密度 小的区域(Iso area)线条窄。

这种由于线条分布密度不均而导致显影后图案化的光刻胶层(或称光刻 胶图案)中线条宽度不均匀的现象，会通过刻蚀工艺转移到被光刻胶层图案 覆盖的下层材料上，比如0.5微米的钨栅(WSi Gate)刻蚀过程，由于显影后 光刻胶层中Dense区钨栅图案的线条往往比Iso区钨栅图案的线条宽0.01微 米，则刻蚀后形成的钨栅线条的宽度也会呈现出Dense区和Iso区的差别，虽 然这种差别很小，只占总线宽的2％，但有些对线宽的精度要求比较高产品例 如逻辑器件，这种差别就要尽可能的缩小。上述由于显影后PR图案中栅极线 宽在Dense区和Iso区的差别，而造成刻蚀后线宽表现出相应差别的现象，就 是所谓的PR-loading(光刻胶负载)效应。一般说来，显影后(即刻蚀前)检 测得到PR图案中的栅极线宽值为ADI(after-develop inspection)线宽；刻蚀 后检测得到实际栅极的线宽为AEI(after-etch inspection)线宽。

所述PR-loading效应可以通过刻蚀过程中的微负载效应(micro-loading) 来对线宽的差别进行补偿，以提高线宽的均匀性。具体如下：

刻蚀工艺由通常由三步刻蚀组成：第一步是初刻蚀(break through，BT)， 即通过氟基刻蚀气体的等离子体将覆盖于待刻蚀膜层表面的自然氧化层去 除；第二步是主刻蚀(main etch，ME)，这一步用来刻蚀去大部分的膜层材 料，在低压条件下使用高密度等离子体与待刻蚀膜层发生作用，直到达到刻 蚀终点(该刻蚀终点通过终点监测装置自动检测)；第三步是过刻蚀(over etch，OE)，将ME步骤的刻蚀残留物通过此步骤去除，并去除部分被刻蚀膜 层下层的材料，该步骤要求对下层材料有足够的选择比。

在主刻蚀的步骤中，刻蚀副产物会在气相中生成聚合物(ploymer)，并覆 盖于线条的侧壁表面，在刻蚀过程中形成对侧壁的保护，而由于在Iso区刻蚀 副产物较Dense区的浓度更高，则刻蚀过程形成的聚合物也比Dense区更多， 所以通常ISO区的线条侧壁保护比Dense区更重，这样使得Iso区的AEI线 宽往往比Dense区的要大，称为微负载(micro-loading)效应。

可见，PR-loading效应使Dense区的AEI线宽比Iso区的要大，而微负载 效应却使Iso区的AEI线宽往往比Dense区的要大，两者对整个衬底上线宽均 匀性的作用相反，换言之，在ME步骤中发生的微负载效应抵消或削弱了在 先发生的PR-loading效应产生的线宽不均匀。