[发明专利]一种实现可变符号率的方法和装置

权利要求书

1.一种实现可变符号率的方法，其特征在于，预先设置计数器M和N，且M＝1，N＝0，f为预先设定的输出符号率，fs为输入时钟的频率，该方法包括：

在输入时钟的上升沿，触发判断N×f是否大于M×fs，如果大于，将计数器M增加1并输出一个时钟脉冲；否则，进一步判断计数器N的值是否等于fs-1；

当N＝fs-1时，将计数器N归0，并等待输入时钟的下一个上升沿；当N≠fs-1，进一步判断计数器N的值是否等于1，如果N＝1，将计数器M归1并输出一个时钟脉冲，然后将计数器N增加1，等待输入时钟的下一个上升沿；否则，直接将计数器N增加1，等待输入时钟的下一个上升沿；

以输出的时钟脉冲为系统时钟，控制待输出数据以设定符号率输出。

2.一种实现可变符号率的方法，其特征在于，预先设置计数器M、N和Q，且M＝1，N＝0，Q＝0，f为预先设定的输出符号率，fs为输入时钟的频率，p为流水线级数，该方法包括：

在输入时钟的第i个上升沿，i为自然数，N_i×f是否大于M_i×fs进入流水线进行判断，并得出所述输入时钟的第i-p个上升沿进入流水线的N_i-p×f是否大于M_i-p×fs的判断结果；

如果所述判断结果为N_i-p×f大于M_i-p×fs，则判断计数器Q的当前值是否为p，在Q＝p时，将计数器Q归0；当Q≠p时，进一步判断计数器Q的当前值是否为0，在Q＝0时，将计数器M、Q增加1，并输出一个时钟脉冲；而在Q≠0时，将计数器Q增加1；进一步判断计数器N的值是否等于fs-1；当N＝fs-1时，将计数器N归0，并等待输入时钟的下一个上升沿；当N≠fs-1，判断N是否等于1+p，如果是，则将计数器M归1，输出一个时钟脉冲并执行所述将计数器N增加1的步骤；否则，直接执行所述将计数器N增加1的步骤；

如果所述判断结果为N_i-p×f不大于M_i-p×fs，则进一步判断计数器N的值是否等于fs-1；当N＝fs-1时，将计数器N归0，并等待输入时钟的下一个上升沿；当N≠fs-1，判断N是否等于1+p，如果是，则将计数器M归1，输出一个时钟脉冲并执行所述将计数器N增加1的步骤；否则，直接执行所述将计数器N增加1的步骤；

以输出的时钟脉冲为系统时钟，控制待输出数据以设定符号率输出。

3.一种实现可变符号率的装置，其特征在于，该装置包括计数器M和N，且预先设定计数器的初值为M＝1，N＝0，f为预先设定的输出符号率，fs为输入时钟的频率，该装置还包括：

第一判断模块，用于在输入时钟的上升沿，判断N×f是否大于M×fs，如果大于，将计数器M增加1并通知输出脉冲产生模块，否则，通知第二判断模块；

第二判断模块，用于接收第一判断模块的通知，判断计数器N是否等于fs-1；当N＝fs-1时，将计数器N归0；如果N≠fs-1，通知第三判断模块并接收第三判断模块返回的判断结果，若返回的判断结果为N＝1，则将计数器M归1，通知输出脉冲产生模块，并将计数器N增加1；若返回的判断结果为N≠1，则直接将计数器N增加1；否则，直接将计数器N增加1；

所述第三判断模块，用于根据第二判断模块的通知，判断N是否等于1，并将判断结果返回给第二判断模块；

输出脉冲产生模块，用于根据第一判断模块和/或第二判断模块的通知，生成一个输出脉冲并输入到符号输出模块；

符号输出模块，用于接收输出脉冲产生模块的输出脉冲，将所述输出脉冲作为系统时钟，控制待输出数据以设定符号率输出。

4.一种实现可变符号率的装置，其特征在于，该装置包括计数器M、N和Q，且预先设定计数器M、N和Q的初值为M＝1，N＝0，Q＝0，f为预先设定的输出符号率，fs为输入时钟的频率，p为流水线级数，该装置还包括：

第一判断模块，用于在输入时钟的第i个上升沿，将N_i×f是否大于M_i×fs送入流水线模块的输入端开始进行判断，并从所述流水线模块的输出端接收N_i-p×f是否大于M_i-p×fs的判断结果，且所述判断结果为所述输入时钟的第i-p个上升沿进入流水线模块的输入端，i为自然数；如果所述判断结果为N_i-p×f大于M_i-p×fs，则通知第二判断模块，如果所述判断结果为N_i-p×f不大于M_i-p×fs，则通知第三判断模块；

第二判断模块，用于接收第一判断模块的通知，进一步Q的当前值是否为p，在Q＝p时，将计数器Q归0；当Q≠p时，进一步判断Q的当前值是否为0，在Q＝0时，将计数器M、Q增加1，通知输出脉冲产生模块；而在Q≠0时，将计数器Q增加1；

第三判断模块，用于进一步判断计数器N的值是否等于fs-1；当N＝fs-1时，将计数器N归0；当N≠fs-1，第三判断模块通知第四判断模块并接收第四判断模块返回的判断结果，若返回的判断结果为N等于1+p，则将计数器M归1，通知输出脉冲产生模块并将计数器N增加1；否则，直接将计数器N增加1；

第四判断模块，用于根据第三判断模块的通知，判断N是否等于1+p，并将判断结果返回给第三判断模块；

流水线模块，用于在输入时钟的第i个上升沿，从第一判断模块接收N_i×f是否大于M_i×fs并开始进行判断，延迟p个输入时钟的上升沿之后，将判断结果返回给第一判断模块；

输出脉冲产生模块，用于根据第二判断模块和/或第三判断模块的通知，生成一个输出脉冲并输入到符号输出模块；

符号输出模块，用于接收输出脉冲产生模块的输出脉冲，将所述输出脉冲作为系统时钟，控制待输出数据以设定符号率输出。