[发明专利]一种实现可变符号率的方法和装置

说明书

技术领域

本发明涉及信号调制技术，尤其涉及一种实现可变符号率的方法和装置。

背景技术

当前市场上流行的调制器，通常都具有可变符号率的调节功能，而符号率和时钟频率存在着直接关系，因此当前实现可变符号率调节通常是通过一个时钟可调的芯片来输出可变时钟信号，从而最终达到调节符号率的目的。

目前市面上主流的能够实现时钟可调功能的芯片，均为采用直接数字频率合成技术(Direct Digital Frequency Synthesis，DDFS，一般简称为DDS)的芯片。所述DDS，是从相位概念出发直接合成所需要波形的一种新的频率合成技术。目前各大芯片制造厂商都相继推出采用最新的互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)工艺生产的高性能、多功能的DDS芯片，例如Analog Devices公司的AD9910、AD9912等芯片，都可以用于输出可变时钟信号。

图1所示是DDS芯片的电路工作原理框图，DDS以数控振荡器的方式，产生频率、相位可控制的正弦波。所述DDS芯片中一般包括频率累加器110、相位累加器120、幅度/相位转换电路130、数模转换器(DAC)140和低通滤波器(LPF)150，其中：

频率累加器110，用于对输入信号(图1中f_i)进行累加运算，产生频率控制字X(也称为相位步进量)；

相位累加器120，进一步由N位全加器121和N位累加寄存器122级联而成，由图1可见，所述相位累加器120是典型的反馈电路，用于对代表频率的2进制频率控制字X进行累加运算，产生累加相位数据Y，并经由N位累加寄存器122锁存后输出；

幅度/相位转换电路130，其实质是一个波形存储器，用于根据相位累加器120产生的累加相位数据Y进行查表，将查表得到的数据送入DAC140，并经DAC140再送入LPF150。

其具体工作过程如下：

所述DDS芯片连接有基准时钟fz，每来一个时钟脉冲，N位全加器121将所述频率控制字X与N位累加寄存器122反馈的当前时钟周期的前一周期生成的累加相位数据Y’相加，把相加后的结果送至N位累加寄存器122的输入端；

N位累加寄存器122一方面将当前时钟周期所产生的新的累加相位数据Y反馈到N位全加器121的输入端，以使该加法器在当前时钟周期的下一周期的时钟脉冲作用下继续与频率控制字X相加；另一方面将所述累加相位数据Y作为取样地址值送入幅度/相位转换电路130；

幅度/相位转换电路130根据所述取样地址值查找该地址值对应的波形数据，按照该波形数据输出相应的波形数据。

需要指出的是，所述幅度/相位转换电路130输出的波形数据为数字信号，该数字信号经过DAC140转换为模拟信号，再由LPF150滤除杂散波和谐波以后，得到一个输出频率为fs的正弦波，且输出频率fs由fz、X和N共同决定，即fs＝X*fz/2^N，其中X＜2^N-1。

例如，我们假定基准时钟fz为70MHz，相位累加器120为16位累加器(即N＝16)，2进制频率控制字X为4096，则4096×70/2¹⁶＝4.375MHz。

由于基准时钟fz一般固定，因此，在理论上，通过设定相位累加器的位数(即N的值)和频率控制字X的值，就可以产生任一频率的输出。

然而，尽管时钟可调的芯片能够输出可变时钟信号，但同时也存在着明显的缺点：

首先，可变时钟的芯片成本较高、价格昂贵，例如所述AD9910、AD9912等芯片，其单片价格一般都在250元人民币以上，相比于调制器设备中的其他元件一般在几块到十几块的平均成本而言，这一价格无疑大大超过设备生产商的成本要求。

此外，从应用角度，输出符号率的调节范围越宽则通用性越好，而输出符号率的调节范围越宽，相应的就需要调制器的系统时钟的频段越宽：例如，如果某系统要求的输出符号率范围为2Mbps～9Mbps，且系统时钟频率与输出符号率的对应关系为20∶1，则相应需要系统时钟的可调范围为40MHz～180MHz。在实际的信号系统中，当系统时钟芯片的工作频段较宽时，该芯片内部在工作过程中会产生难以滤除的谐波和杂散波，从而对整个系统的工作性能造成很大影响。

发明内容

本发明提供一种实现可变符号率的方法和装置，能够以较低成本实现可变符号率，且性能稳定。