[发明专利]一种对肖特基势垒高度进行镜像力补偿修正的方法

权利要求书

1.一种对采用J-V标准法提取的肖特基势垒高度进行镜像力补偿修 正的方法，其特征在于，该方法包括：

步骤1：结合GaN高电子迁移率晶体管器件结构，推导无界面层或者 界面层在20埃以内的可视为理想肖特基的势垒降低量该降低量因镜像力而导致；

步骤2：构造关于热平衡态肖特基势垒高度的一元高次函数，并根 据正向电压下镜像力影响势垒高度的规律，确定等效势垒降低量来近似代 替电压对势垒降低的累计影响；

步骤3：用MATLAB编程求解一元高次函数的零点，零点中满足大 于标准J-V测量获得的势垒高度值的最近值即为修正的肖特基势垒高 度值；

其中，步骤1中所述推导肖特基势垒高度的降低量包括最大场强 ε_max的确定、内建势的表达和肖特基势垒高度推导，具体包括：在外加电 场E时，总势能P与距离的关系如下：由于镜像 力只对表面处影响最大，所以用E_max代替上式中的电场E是一种合理的近 似；由d[P(x)]/dx＝0…(3)得到由Atalla 1966年推 导出的n型半导体与金属接触的关系中有如下近似理想肖特基界面最大电 场表达式：

Emax2=2qϵs{Nd(Vd-kTq)+pskTq(1-exp(-qVd/kT))+kTNdqexp(-qVd/kT)}···(5),]]>其 中q为电子电量，ε_s为半导体静态介电常数，N_d为掺杂浓度，通过面密度 换算或者通过霍尔测量直接得出，V_d为扩散势，k为玻尔兹曼常数，T为 开尔文温度，p_s是表面空穴浓度；除非势垒高度太高，以至于表面反型成 p型，否则5式第二项可忽略；当qV_d＞＞kT，将6式代入4式，得到肖特基势垒高度的降低量

步骤2中所述构造关于热平衡态肖特基势垒高度的一元高次函数， 并根据正向电压下镜像力影响势垒高度的规律，确定等效势垒降低量，具 体包括：构造函数根据肖特基接 触的能带图可得：其中V为外加电压，ξ为半导体内导 带与费米能级之差；由半导体物理学知识可知：其 中Nc为GaN导带底等效态密度，则完整的构造函数为 用J-V标准法提 取肖特基参数的公式是n＝1时为理想 肖特基模型；当时，方程可简化为I=A*AT2exp(-φBkT)exp(qVnkT)···(13),]]>其中A^*为里查逊常数，A为栅截面，T为开尔文温度；将公式(2)取对 数并作lnI-V曲线图，则n≡qkT∂V∂ln I···(14),]]>φB≡qkTln(A*AT2I)···(15);]]>这里 A*=4πqk2m*h3=120me*me=26.4Acm-2K-2,]]>GaN中m_e^*＝0.22m_e，栅截面A难以精 确测量，但由于其在对数里面，引起的误差对势垒的影响很小，可用栅长 为半径的半圆柱面等效；但是实际测量时随着正向电压的增大，势垒高度 会逐渐升高，也就是说正向电压会使得由镜像力导致的势垒降低量变小， 这可以从7式看出来；这使得由J-V标准法测得的势垒高度引入的镜像力 影响不能简单的在最后加上热平衡时的势垒降低量；为了反映正向电压对 镜像力降低量的累计影响，现在用对线性区电压的积分平均代替这样构造函数变为：

其中V0为线性区上限。