[发明专利]一种对肖特基势垒高度进行镜像力补偿修正的方法

说明书

技术领域

本发明涉及肖特基特性参数分析技术领域，尤其涉及一种对采用J-V 标准法提取的肖特基特性参数中的势垒高度进行镜像力补偿修正的方法。

背景技术

研制GaN HEMT时，为了获得非常高的跨导，栅与半导体GaN形成 的肖特基结构的好坏非常关键，而肖特基电学参数的精确提取对器件建 模、可靠性评价等有着重要意义，尤其在可靠性实验数据对比时，肖特基 电学参数的精确测量对于结果的影响尤为重要。

采用J-V标准法提取肖特基势垒高度，不可避免的会引入镜像力的影 响，从而降低提取的肖特基势垒高度。而GaN材料较Si、GaAs来说，其 高频介电常数较小，这使得镜像力导致的势垒降低更加明显，为势垒高度 的精确提取带来不利。

为了避开镜像力对势垒高度降低的影响，国内外学者通常采用平带电 压对由J-V标准法提取的肖特基势垒高度进行修正，或者直接采用C-V测 试仪测量提取肖特基势垒高度。但相对来说，采用J-V标准法提取的肖特 基势垒高度，操作方便简单，在没有C-V测试仪的情况下是最好的选择。

发明内容

(一)要解决的技术问题

本发明的主要目的在于提供一种对采用J-V标准法提取的肖特基势垒 高度进行镜像力补偿修正的方法，以修正镜像力对势垒高度的影响，接近 真实地获得热平衡态肖特基势垒高度，进而对采用J-V标准法提取肖特基 参数的方法进行完善和发展。

(二)技术方案

为达到上述目的，本发明采用的技术方案是：

一种对采用J-V标准法提取的肖特基势垒高度进行镜像力补偿修正的 方法，该方法包括：

步骤1：结合GaN高电子迁移率晶体管器件结构，推导无界面层或者 界面层在20埃以内的可视为理想肖特基势垒高度的降低量该降低量 因镜像力而导致；

步骤2：构造关于热平衡态肖特基势垒高度的一元高次函数，并根 据正向电压下镜像力影响势垒高度的规律，确定等效势垒降低量来近似代 替某一电压范围对势垒降低的累计影响；

步骤3：用MATLAB编程求解一元高次函数的零点，零点中满足大 于标准J-V测量获得的势垒高度值的最近值即为修正的肖特基势垒高 度值。

上述方案中，步骤1中所述推导肖特基势垒高度的降低量具体 包括：最大场强ε_max的确定、内建势的表达和肖特基势垒高度推导。

上述方案中，步骤2中所述构造关于热平衡态肖特基势垒高度的一 元高次函数，具体包括：将势垒高度降低量用理想值与测量值之差进行一 次迭代，其构造的高次函数的零点恰好是修正后的肖特基势垒高度。

上述方案中，步骤2中所述确定等效势垒降低量来近似代替某一电压 范围对势垒降低的累计影响，具体包括：为了反映正向电压对镜像力降低 量的累计影响，用对线性区电压的积分平均代替单个电压下的

上述方案中，步骤3中所述用MATLAB编程求解一元高次函数的零 点，具体包括：将构造的高次函数作为一个函数句柄，用MATLAB中的 零点求值函数对其迭代求解，会出现2个实数解，考虑到的非负性， 取大于测量值的解；若遇无法求解必须检查参数V₀的值是否严重大于内建 势的参考值，若大于，则肖特基势垒为严重偏离理想肖特基。

(三)有益效果

1、利用本发明，通过分析镜像力影响势垒高度的规律，构造合理的 一元高次函数，选取恰当的正向电压范围和等效势垒高度降低量对测量得 到的势垒高度进行修正，补偿了由于镜像力导致的势垒高度的降低，合理 的获得热平衡态势垒高度。

2、本发明在没有C-V测试仪时是对势垒高度很好的镜像力降低补偿， 是从全新的角度对势垒高度进行修正。

附图说明

下面结合附图对本发明进行详细说明。

图1是本发明提供的对采用J-V标准法提取的肖特基特性参数中的势 垒高度进行镜像力补偿修正的方法流程图；

图2是镜像力降低势垒高度示意图；

图3是J-V标准法提取势垒高度的线性区示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。