[发明专利]将ASI码流转换为SPI码流的方法及实现该方法的接口电路

权利要求书

1.一种将ASI码流转换为SPI码流的方法，其特征在于采用现场可编程逻辑器件FPGA，并结合外围硬件电路，将输入的ASI同步串行码流转换为规范的能为数字调制器接收的SPI同步并行码流，具体包括下列步骤：

(1)码型转换接收符合EN50083-9标准的ASI码流，并将其转成的LVDS差分电平的SPI码流；

(2)提取有用信息判断有无码流，监测当前ASI码流的速率，有效码流及控制信息；

(3)查找同步对传送包中的同步字节进行查找，并向外发数据同步和同步找到标志，将数据存入数据缓存器中；

(4)DDS生成根据控制信息中的相关的信道编码信息，调整DDS输出频率；

(5)码速调整插入空包进行规定的码速调整；

(6)PCR校正对输出码流进行PCR校正。

2.根据权利要求1所述的将ASI码流转换为SPI码流的方法，其特征在于所述码型转换是：将输入的ASI码流经过均衡后，输入到高速串行数据通信接受芯片，并锁定ASI码流时钟，检测同步字，确定ASI比特流顺序，然后进行串/并转换；当高速串行数据通信接受芯片检测到有效数据时，输出当前数据有效的指示SC/D，当SC/D信号位为低电平则是FPGA接收数据。

3.根据权利要求1所述的将ASI码流转换为SPI码流的方法，其特征在于所述同步查找是对并行传送包中的同步字节进行查找，具体是：根据接收的字节是否是47H来确定TS包的同步字节；如果找到TS包同步字，判断随后188个字节或204个字节上是否仍然为47H？若连续3次47H后188字节皆为47H，则认为188字节同步找到；若连续3次47H后204字节皆为47H，则认为204字节同步找到，取前188字节为有效信号，舍掉后16字节；向外发数据同步，和同步找到标志，将数据存入异步FIFO中；在同步找到的情况下，若连续2次，47H后188字节或204个字节上已不为47H，则认为同步丢失；将转向重找47H。

4.根据权利要求1所述的将ASI码流转换为SPI码流的方法，其特征在于所述有用信息提取：从输入码流中提取必要的指示信息和码流自动切换；用27MHz钟对SC/D采样，如果在2¹⁰个27MHz钟脉冲时间内，都能采到SC/D，说明无码流，将无码流标志位置为“1”，送出无码流指示，自动切换到另一路；如果在不到2¹⁰个27MHz时间内，SC/D出现了低电平，即一段时间采到“0”，则将无码流输入标志置为“0”，不输出无码流指示，用下式计算当前码速：

CDRT＝Pn/t＝Pn/mT＝Pnf_CLK/m

式中p——为包数

n——为每个包的字节数

m——在P个包期内，钟脉冲的计数值

T，f_CLK——计数钟脉冲的周期T和频率f_CLK。 T＝1/f_CLK和t＝mT；

5.根据权利要求1所述的将ASI码流转换为SPI码流的方法，其特征在于所述DDS生成是：根据控制中的相关的信道编码信息，查出相应的净荷码流码率要求，向内部直接数字频率合成器DDS送出控制信号，将DDS输出调到需要的时钟频率上。

6.根据权利要求1所述的将ASI码流转换为SPI码流的方法，其特征在于所述码速调整是：由FPGA利用内部DDS输出时钟控制FIFO读，当FIFO中的剩余数据多于5个包时将数据读出，不足5个包时插入一个空包，等待FIFO有数据并满足条件时，再读FIFO内部的数据，这样实现TS流的码率调整。

7.根据权利要求1所述的将ASI码流转换为SPI码流的方法，其特征在于所述PCR校正：在找到同步后，找有PCR的包，再在有PCR的包中，取出PCR值，并将其与本地PCR产生器的当前PCR值相减，差值插入原PCR字节中，送入FIFO；以规定码率读出和在有效数据包不足的情况下，填入空包；在读出同时，随时监视PCR包的出现，并取出PCR值，将其与本地PCR产生器的当前PCR值相加，得出的和，作为新的PCR值发出。