[发明专利]将ASI码流转换为SPI码流的方法及实现该方法的接口电路

说明书

技术领域

本发明属于数字电视激励器领域，尤其是一种将ASI码流转换为SPI码流的方法及实现该方法的接口电路。

背景技术

随着数字电视技术的发展，MPEG2标准已被广泛地接受，它是声音和图像数字化的基础标准，可用于数字电视及数字声音广播、数字图像与声音信号的传输及多媒体等领域。在目前的广播电视系统的传输接口中，有两种MPEG-2视频传输接口标准：异步串行接口标准ASI和同步并行接口SPI。SPI码流共有11位有用信号，每位信号差分成两个信号用来提高传输抗干扰性，在物理链接上用DB25传输，因此连线多且复杂，传输距离短，容易出现故障。但SPI是并行11位信号，处理简单且扩展性强，因此目前一般的MPEG-2视频编码器的输出和视频解码器的输入都是标准的并行11位信号。ASI用串行传输，只需一根同轴电缆线传输，连线简单，传输距离长。

为了在有限的资源内尽可能做好数字调制工作，激励器中数字调制器能接受的数据是符合EN50083-9标准和规定速率的同步并行接口SPI传来的数据。SPI接口只适用于数据短距离传送，而一般，为了适应数据较长距离的传送新型数字设备中都习惯采用符合同步串行接口ASI标准的数据传送方式。

如何将同步串行接口ASI标准的数据转换成激励器中数字调制器能接受的符合EN50083-9标准和规定速率的同步并行接口SPI数据流是数字电视技术中的难题之一。这是因为从ASI进来的数据流，解码后通常是极不均匀的，数字调制器要求码流以规定的码率均匀输出，因此需要对输入码流进行码速调整，而码速调整必然会引起节目时钟参考(PCR)的抖动。

本设计人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种将ASI码流转换为SPI码流的方法及实现该方法的接口电路，经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于针对现有技术的上述不足，提供了一种将ASI码流转换为SPI码流的方法及实现该方法的接口电路。

本发明的转换接口电路采用ALTERA公司的现场可编程逻辑器件(FPGA)EP1C6编程，并结合外围硬件电路，使得接口单元可以由ASI码流，系统时钟和控制信号输入，输出监测信号和符合数字电视调制器等要求的均匀、规范的同步并行码流。

本发明的将ASI码流转换为SPI码流的方法及实现该方法的接口电路是由如下技术方案来实现的。

一种将ASI码流转换为SPI码流的方法，采用现场可编程逻辑器件FPGA，并结合外围硬件电路，将输入的ASI接口同步串行码流转换为规范的能为数字调制器接收的SPI同步并行码流，具体包括下列步骤：

(1)码型转换接收符合EN50083-9标准的ASI码流，并将其转成LVDS差分电平的SPI码流；

(2)提取用信息判断有无码流，监测当前ASI码流的速率，有效码流及控制信息；

(3)查找同步对传送包中的同步字节进行查找，并向外发数据同步和同步找到标志，将数据存入数据缓存器中；

(4)DDS生成根据控制信息中的相关的信道编码信息，查出相应的净荷码流码率要求，向内部直接数字频率合成器DDS送出控制信号，将DDS输出调到需要的时钟频率上；

(5)码速调整在内部DDS作用下，读出FIFO中的数据，当FI FO中的剩余数据不足5个包时插入空包从而进行规定的码速调整。

(6)PCR(节目参考时钟)校正对输出码流进行PCR校正。

前述的将ASI码流转换为SPI码流的方法，其中所述码型转换是：将输入的ASI码流经过均衡后，输入到高速串行数据通信接受芯片，并锁定ASI码流时钟，检测同步字确定ASI比特流顺序，然后进行串/并转换；当高速串行数据通信接受芯片检测到有效数据时，输出当前数据有效指示SC/D，当SC/D信号位为低电平则是FPGA接收数据。