[发明专利]低速DMA接口的片上系统和内存访问方法

权利要求书

1.一种用于DMA内存访问的片上系统，包括低速模块、DMA控制器、总线仲裁单元和内存，其特征在于低速模块与DMA控制器之间采用DMA接口，该DMA接口包括工作在低速模块时钟下的第一D触发器和工作在DMA控制器时钟下的同步器和第二D触发器，其中：

第一D触发器，用于产生翻转信号以作为低速模块和DMA控制器之间的握手信号；

同步器，用于将所述翻转信号在低速模块时钟和DMA控制器时钟之间进行同步；

第二D触发器，用于将时钟同步后的翻转信号延迟，以及将所述时钟同步后的翻转信号和延迟后的翻转信号异或，从而产生脉冲信号，以便DMA控制器通过总线仲裁单元向内存发起DMA请求。

2.如权利要求1所述的片上系统，其中所述同步器由串联的D触发器产生。

3.一种片上系统的DMA内存访问方法，所述片上系统包括低速模块、DMA控制器、总线仲裁单元和内存，该低速模块与DMA控制器之间采用DMA接口，该DMA接口包括工作在低速模块时钟下的第一D触发器和工作在DMA控制器时钟下的同步器和第二D触发器，所述方法包括：

产生翻转信号以作为低速模块和DMA控制器之间的握手信号；

将所述翻转信号在低速模块时钟和DMA控制器时钟之间进行同步；

将时钟同步后的翻转信号延迟；以及

将所述时钟同步后的翻转信号与延迟后的翻转信号异或，产生脉冲信号以便DMA控制器通过总线仲裁单元向内存发起DMA请求。

4.如权利要求3所述的DMA内存访问方法，所述产生翻转信号以作为低速模块和DMA控制器之间的握手信号之前，还包括：

低速模块向DMA控制器发出DMA写请求信号；和/或

低速模块向DMA控制器发出DMA读请求信号，以及在DMA控制器从内存中读出相关数据后向低速模块发出读数据准备好信号；

其中，该写请求信号和该读数据准备好信号是所述的翻转信号。

5.如权利要求4所述的DMA内存访问方法，还包括：基于DMA写请求信号产生写准备好信号，并且将该写准备好信号同步后发给低速模块， 以便低速模块进行下次数据传送。

6.如权利要求4所述的DMA内存访问方法，还包括：低速模块向DMA控制模块发送DMA停止信号，以便DMA控制器将其缓存中的来自低速模块的数据写入内存。

7.如权利要求4所述的DMA内存访问方法，其中，将所述翻转信号在低速模块时钟和DMA控制器时钟之间进行同步的步骤包括：

将该写请求信号从低速模块时钟过渡到DMA控制器时钟；和/或

将该读数据准备好信号从DMA控制器时钟过渡到低速模块时钟。