[发明专利]低速DMA接口的片上系统和内存访问方法

说明书

技术领域

本发明涉及片上系统，具体地说涉及低速模块的内存访问。 

背景技术

随着片上系统(SOC)的发展，一颗芯片内所集成的模块也越来越多，其对内存访问的需求也越来越高。因此，如何为各个模块提供一种简单统一的内存访问机制对于芯片设计的效率，可靠性，复用性都显得越来越重要。一般来说，高速模块访问内存大多采用类似AHB(Advanced High-performance Bus)总线，而低速模块访问内存大多通过一个专用DMA(direct memory access)控制器。图1示意了一种低速模块访问内存的现有技术方案。如图1所示，该控制器利用类似APB(Advanced Peripheral Bus)总线从低速模块中读取其寄存器，然后再通过AHB总线(或其他总线)访问内存。由于DMA控制器是通过类似APB总线来读取低速模块的数据的，涉及时钟域转化、总线仲裁等环节，每个数据所需等待时间比较长，因此该速度有时又无法满足低速模块的瞬时速度需求，导致该低速模块需要相当大的缓存。 

发明内容

本发明的目的在于克服以上所述的DMA通过类似APB总线读取再访问内存的缺点。 

根据第一方面，本发明提供一种用于DMA内存访问的片上系统，包括低速模块、DMA控制器、总线仲裁单元和内存，其特征在于低速模块与DMA控制器之间采用DMA接口，该DMA接口包括工作在低速模块时钟下的第一D触发器和工作在DMA控制器时钟下的同步器和第二D触发器，其中：第一D触发器，用于产生翻转信号以作为低速模块和DMA控制器之间的握手信号；同步器，用于将所述翻转信号在低速模块时钟和DMA控制器时钟之间进行同步；第二D触发器，用于将时钟同步后的翻转信号延迟；以及异或门，用于将所述时钟同步后的翻转信号与延迟后的翻转 信号异或，产生脉冲信号以便DMA控制器通过总在仲裁单元向内存发起DMA请求。 

根据第二方面，本发明提供一种片上系统的DMA内存访问方法，所述片上系统包括低速模块、DMA控制器、总线仲裁单元和内存，该低速模块与DMA控制器之间采用DMA接口，该DMA接口包括工作在低速模块时钟下的第一D触发器和工作在DMA控制器时钟下的同步器和第二D触发器，所述方法包括：产生翻转信号以作为低速模块和DMA控制器之间的握手信号；将所述翻转信号在低速模块时钟和DMA控制器时钟之间进行同步；将时钟同步后的翻转信号延迟；以及将所述时钟同步后的翻转信号与延迟后的翻转信号异或，产生脉冲信号以便DMA控制器通过总线仲裁单元向内存发起DMA请求。 

本发明采用翻转信号作为握手信号，可以方便的支持诸如跨时钟域的DMA请求。并且，DMA模块将该请求标准化为内部数据总线信号，便于集成和复用。由于没有采用APB总线，数据读写所需要的等待时间可预计。 

附图说明

下面将参照附图对本发明的具体实施方案进行更详细的说明，其中： 

图1示意了一种低速模块访问内存的现有技术方案； 

图2示意了本发明的低速模块访问内存的图； 

图3是图2所示的低速模块和DMA控制器之间接口信号及其时序图； 

图4是根据本发明一个实施例的低速模块写内存的接口逻辑示意图； 

图5是根据本发明一个实施例的低速模块读内存的接口逻辑示意图。 

具体实施方式

针对DMA通过类似APB总线读取低速模块寄存器再访问内存的缺点，本发明提出一种DMA控制器和一般低速模块之间的直接DMA请求，并支持跨时钟域特性。 

图2是本发明的低速模块访问内存的示意图。如图2所示，低速模块与DMA控制器之间采用DMA接口，该DMA接口以翻转信号作为握手信号，以便低速模块通过总线仲裁单元向内存发起DMA请求。 

接下来，以具备读/写通道的DMA控制器为例，说明根据本发明的DMA接口。假设低速模块为XXX，其工作时钟为xxx_clk；DMA模块工作时钟为dma_clk，并且dma_clk频率＞＝xxx_clk。需要说明，这里的“低速” 是低速模块相对DMA控制器而言的，并不意味着低速模块自身的速度低。图3是本发明DMA接口的示意性接口信号及其时序图。 

首先看DMA模块的写通道。写通道涉及四个信号，分别是xxx_dma_wreq，xxx_dma_wstop，xxx_dma_wdata和dma_xxx_wready。下表是这些信号的属性列表。