[发明专利]一种非挥发性存储器以及其制造、编程和读取方法

说明书

技术领域

本发明涉及半导体存储器技术领域，特别是涉及一种具有浮栅结构的非挥发性存储器，以及其制造、编程和读取方法。

背景技术

随着集成密度的提高，越来越多的功能模块被集成到一个芯片中，SOC(system-on-chip)的概念得到集成电路设计者的广泛认同。目前，SOC已经成为ASIC芯片中的主流设计方法。SOC中通常含有处理器，存储器，接口，总线控制等模块，其中存储器是SOC中必不可少的模块。存储器根据掉电后数据是否丢失可分为非挥发性(Non-Volatile)存储器和挥发性存储器。在SOC中一般需要非挥发性存储器来存储程序信息和配置信息，以保证在掉电后这些数据不会丢失。非挥发性存储器是指即使电源供应中断，存储器所储存的资料也不会消失，重新供电后，仍能够读取存储资料的存储器。

目前，主要存在两类非挥发性存储器，一种是具有浮栅结构的非挥发存储器，参照图1a和图1b，其浮栅结构包括控制栅和浮栅，主要是利用控制栅和浮栅之间的耦合电容，其原理与堆叠栅结构的非挥发存储单元是非常相似的。

但是上述方案存在较大的工艺缺陷，如果采用特殊工艺实现，参照图1a的结构示意图，上述方案需要进行的双层POLY(多晶硅栅)工艺，一层是控制栅CG，一层是浮栅FG，其主要的缺陷是在生产工艺中增加了光刻工序，增加存储器的制造复杂性，同时由于特殊工艺的采用还可能带来可靠性的问题。

如果基于逻辑工艺来制作，参照图1b，其虽然在工艺工序上没有增加难度，但是对于逻辑工艺，则控制栅CG和浮栅FG之间的耦合电容必须是额外制作的一个电容器，由于额外栅电容的存在，导致版图结构不紧凑，使得这种结构的非挥发存储器单元的面积较大，另外编程擦除时所需的电压很高，不利于在逻辑工艺中实现。

目前还有一种非挥发性存储器，参照图1c，是一种基于逻辑工艺的2T(2晶体管)结构的非挥发存储器单元结构，其中一个管子作为选通管，另外一个浮栅的管子作为存储单元，这种结构的存储单元具有版图结构简单，编程电压低等优点，然而，由于存在两个管子，存储单元的面积也比较大，另外由于编程时浮栅的电位取决于寄生电容之间的比值，难于控制，编程的效率也不高。

总之，目前需要本领域技术人员迫切解决的一个技术问题就是：如何能够在基于逻辑工艺的情况下，制作面积较小的非挥发性存储器。

发明内容

本发明所要解决的技术问题是提供一种非挥发性存储器，其具有单位面积小，与逻辑工艺兼容，编程速度快，编程效率高等优点。

相应的，本发明还提供了一种针对上述非挥发性存储器的制造方法、以及非挥发性存储器的编程方法和读取方法。

为了解决上述问题，本发明公开了一种浮栅结构的非挥发性存储器，其中的存储单元包括：源极、漏极和浮栅；所述漏极包括用于在漏极内部形成PN结的反型离子区；所述源极与位线相连，所述漏极的反型离子区与字线相连。

优选的，所述浮栅和漏极之间的耦合电容大于所述浮栅和源极之间的耦合电容。

优选的，所述漏极包括离子注入区，以及位于所述离子注入区中的反型离子区；所述漏极的离子注入区部分的延伸至所述浮栅的下方，形成部分重叠。

优选的，所述源极重掺杂区为N型重掺杂区，漏极的反型离子区为P型重掺杂区；所述漏极的离子注入区为N阱。

依据本发明的另一实施例，还公开了一种浮栅结构的非挥发性存储器，其中的存储单元包括：源极、漏极和浮栅；所述漏极包括P阱形式的离子注入区，以及位于所述离子注入区中的反型离子区；所述源极重掺杂区为P型重掺杂区，漏极的反型离子区为N型重掺杂区；所述源极与字线相连，所述漏极的反型离子区与位线相连。

依据本发明的另一实施例，还公开了一种浮栅结构的非挥发性存储器的制造方法，包括：形成基材，所述基材包括衬底；在所述衬底的上部，形成作为漏极的离子注入区；形成作为源极的离子注入区；所述漏极的离子注入区大于源极的离子注入区；在所述漏极中注入反型离子，以在漏极内部形成PN结；形成浮栅。

优选的，所述源极重掺杂区为N型重掺杂区，漏极的反型离子区为P型重掺杂区；所述漏极的离子注入区为N阱；则所述方法还包括：将所述源极与位线相连，将所述漏极的反型离子区与字线相连。

优选的，所述N阱有部分延伸至所述浮栅的下方，形成部分重叠。

优选的，所述源极重掺杂区为P型重掺杂区，漏极的反型离子区为N型重掺杂区；所述漏极的离子注入区为P阱；则所述方法还包括：将所述源极与字线相连，将所述漏极的反型离子区与位线相连。