[发明专利]降低连接孔接触电阻的方法

说明书

技术领域

本发明涉及半导体器件互连层制造技术，特别涉及一种降低连接孔接触电阻的方法。

背景技术

目前，在半导体器件的后段工艺中，可根据不同需要设置多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。现有技术中为了防止铜扩散进入绝缘层，更好地限制在沟槽和连接孔内，一般采用钽(Ta)和氮化钽(TaN)的叠层结构，作为金属互连线和绝缘层之间的阻挡膜。

现有技术中部分铜互连层的剖面示意图如图1所示。

首先在包括刻蚀终止层101和氧化硅层102的绝缘层上刻蚀沟槽103和连接孔104，所述连接孔104与下层的铜互连线105连接。然后在沟槽103和连接孔104的底部和侧壁上形成Ta和TaN的叠层阻挡膜106。最后，在有叠层阻挡膜106的沟槽和连接孔内沉积金属铜，形成沟槽103内的铜互连线103’及连接孔104内的铜互连线104’，为简便起见，图1仅示出了部分金属互连层。显然，形成于半导体衬底上，还具有若干金属互连层，其中半导体衬底上可以形成各种器件结构，例如定义在衬底上的有源区、隔离区，以及有源区中的晶体管的源/漏和栅极。

图2a至图2d具体说明现有技术中形成叠层阻挡膜106的方法。

如图2a所示，在绝缘层100上刻蚀沟槽103和连接孔104，所述连接孔104与下层的铜互连线105连接。然后通过物理气相沉积(PVD)的方法，在沟槽103和连接孔104的底部和侧壁上溅射形成TaN层201。

接下来，如图2b所示，在TaN层201上溅射形成Ta层202。

然后，如图2c所示，依次刻蚀连接孔104底部上的Ta层202和TaN层201，形成开口203，露出下层的铜互连线105。

最后，如图2d所示，在开口203处及Ta层202的表面继续溅射Ta层203，覆盖露出的下层的铜互连线105，而且与Ta层202相连为一体。

如果叠层阻挡膜如图2b中的情形，也可以实现阻挡膜的作用，但是这样依次溅射形成TaN层201和Ta层202之后，连接孔104底部的侧壁上的台阶覆盖(step coverage)是比较差的，即沉积的TaN层201和Ta层202比较薄，则该位置就难以阻挡铜的扩散。如果如图2c所示，进行刻蚀，将连接孔104底部打开，则刻蚀掉的底部Ta和TaN会反溅到连接孔104底部的侧壁上，恰好补充了连接孔104底部的侧壁厚度。另一方面，将连接孔104底部打开时，将下层的铜互连线105刻蚀形成一个凹槽，这样在形成如图2d中所示的情形时，即在下层的铜互连线105的凹槽表面溅射金属Ta时，溅射面积相比于只有如图2b的情形的要大，这样相比于只有如图2b的情形就可以减小阻挡膜的接触电阻。

值得注意的是，当金属Ta沉积于非TaN层上时，金属Ta为具有200微欧姆每厘米(uohm·cm)电阻率的β相Ta(β-Ta)，而当金属Ta沉积于TaN层上时，金属Ta则为具有30uohm·cm电阻率的α相Ta(α-Ta)，在图2d中溅射的Ta是与下层的铜互连线105接触的，下层的铜互连线105为非TaN层，所以此时连接孔104的接触电阻虽然相比于只有如图2b的情形有所降低，但仍然是比较高的，这样就会增加整个集成电路(IC)的电阻电容(RC)延迟，器件的电学性能就比较低。

发明内容

有鉴于此，本发明解决的技术问题是：连接孔的接触电阻比较大。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种降低连接孔接触电阻的方法，该方法包括在绝缘层和金属互连线之间制作阻挡膜，所述阻挡膜为钽Ta和氮化钽TaN的叠层结构，所述制作阻挡膜的具体方法为：

在绝缘层的沟槽和连接孔的底部和侧壁上形成TaN层(201)；

在所述TaN层(201)上形成Ta层(202)；

依次刻蚀连接孔底部上的Ta层(202)和TaN层(201)，形成开口，露出下层的铜互连线；

在沟槽及连接孔内的Ta层和露出的下层的铜互连线表面，沉积TaN层(401)；

在TaN层(401)的表面沉积Ta层(402)。

所述TaN层(401)的厚度小于100埃。

所述TaN层(401)的沉积在沉积反应腔内进行，具体工艺参数为：