[发明专利]TFT-LCD阵列基板及其制造方法

说明书

技术领域

本发明涉及一种液晶显示器及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前平板显示器市场中占据了主导地位。对TFT-LCD来说，阵列基板以及制造工艺决定了其产品性能、成品率和价格。为了有效地降低价格并提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，从开始的七次构图(7mask)工艺已经发展到基于半色调或灰色调掩模技术的四次构图(4mask)工艺。

目前，TFT-LCD阵列基板的制造是通过一组构图工艺形成薄膜图形来完成，一次构图工艺形成一层薄膜图形。现在技术采用的四次构图工艺技术是利用半色调或灰色调掩模板技术，通过一次构图工艺完成有源层、数据线、源电极、漏电极和TFT沟道区域图形的制作。其中在形成TFT沟道区域图形时，掺杂半导体薄膜采用干法刻蚀工艺，为了保证完全刻蚀掉TFT沟道区域的掺杂半导体薄膜，并考虑到刻蚀的均一性和刻蚀的选择比，通常需要过刻半导体薄膜，即刻蚀掉部分厚度的半导体薄膜，因此现有制作工艺均采用较厚的半导体薄膜，半导体薄膜厚度一般为

根据薄膜晶体管关断电流的定义可知，薄膜晶体管关断电流与半导体薄膜的厚度成正比，随着半导体薄膜厚度的增加，薄膜晶体管的关断电流增大，而薄膜晶体管关断电流的增大导致漏电增大，缩短像素电极保持电压的时间，因此将直接降低TFT-LCD阵列基板的性能。进一步地，现有技术采用干法刻蚀工艺刻蚀掺杂半导体薄膜和半导体薄膜时，由于物理轰击效应，致使TFT沟道区域内半导体薄膜的表面比较粗糙，也会降低TFT-LCD阵列基板的性能。此外，现有技术采用半色调或灰色调掩模板工艺形成TFT沟道区域中，多步刻蚀工艺导致的不良(如源漏电极搭接和沟道断路等)严重降低了产品的良品率。

发明内容

本发明的目的是提供一种TFT-LCD阵列基板制造方法，有效解决现有技术因采用较厚半导体薄膜导致TFT-LCD阵列基板性能降低的技术缺陷。

为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线和数据线，所述栅线和数据线限定的像素区域内形成有像素电极和薄膜晶体管，所述薄膜晶体管包括栅电极、半导体层、源电极和漏电极，所述半导体层的表面为经表面处理形成的欧姆接触层，所述源电极和漏电极分别通过所述欧姆接触层与半导体层连接。

所述表面处理为采用PH₃气体的P化处理，所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。所述半导体层的厚度为

所述像素电极、栅线和栅电极形成在基板上并在同一次构图工艺中形成，即由透明导电薄膜形成的像素电极形成在基板上，栅电极和栅线下方保留有透明导电薄膜。

在上述技术方案基础上，所述像素电极、栅线和栅电极上形成有栅绝缘层，所述半导体层形成在栅绝缘层上并位于栅电极的上方，钝化层形成在半导体层上并覆盖整个基板，位于半导体层所在位置的钝化层上开设有第二过孔和第三过孔，所述第二过孔和第三过孔内的半导体层表面为经表面处理形成的欧姆接触层，所述源电极和漏电极形成在钝化层上，所述源电极通过所述第三过孔内的欧姆接触层与半导体层连接，所述漏电极通过所述第二过孔内的欧姆接触层与半导体层连接。

在上述技术方案基础上，所述像素电极、栅线和栅电极上形成有栅绝缘层，所述半导体层形成在栅绝缘层上并位于栅电极的上方，所述半导体层上形成有阻挡层，所述阻挡层两侧区域的半导体层表面为经表面处理形成的欧姆接触层，所述源电极通过位于阻挡层一侧的欧姆接触层与半导体层连接，所述漏电极通过位于阻挡层另一侧的欧姆接触层与半导体层连接。

为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括：

步骤1、在基板上依次沉积透明导电薄膜和栅金属薄膜，通过构图工艺形成包括像素电极、栅线和栅电极的图形；

步骤2、在完成步骤1的基板上通过沉积结构层和构图工艺形成包括栅绝缘层和半导体层的图形，且所述半导体层的表面为经表面处理形成的欧姆接触层；

步骤3、在完成步骤2的基板上沉积源漏金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过所述欧姆接触层与半导体层连接。