[发明专利]队列式全光缓存器

权利要求书

1.队列式全光缓存器，其特征在于，由I级光缓存单元级联而成，i＝1，2，……I，是一种先入先出、后入后出的队列式缓存器，所述队列式全光缓存器有两个输入端和一个输出端，其中第一输入端(1)的优先级高，而第二输入端(2)的优先级低，所述第一输入端(1)经过一个耦合器分为两路：一路输入信号经过另一个耦合器后到达输出端，另一路通过第0级控制信号预处理器连至第1级所述光缓存单元的控制信号输入端，i＝1，所述第二输入端(2)连至所述队列式全光缓存器底部的光缓存控制子单元的下行输入端，其中：

所述各级光缓存单元i，含有光缓存控制子单元、第一波长转换器以及控制信号预处理器，其中：

光缓存控制子单元含有依次连接的全光单稳态触发器、波分复用器MUX、第二波长转换器和解复用器DEMUX，其中：

全光单稳态触发器，控制信号输入端与第i-1级所述光缓存单元的控制信号输出端相连，

波分复用器MUX，有两个输入端，一个输出端：波分复用器MUX的第一输入端与所述全光单稳态触发器的波长为λ_iA的直流光输出端相连，而波分复用器MUX的第二输入端与所述全光单稳态触发器的波长为λ_iB的直流光输出端相连，其中波长的选择使得λ_iA与λ_iB不同，

第二波长转换器，有一个数据输入端、一个数据输出端和一个直流光输入端，其中第二波长转换器的直流光输入端与所述波分复用器MUX的输出端相连，而所述光缓存单元i的下行输入端与所述光缓存单元i的第一波长转换器的数据输出端耦合在一起与所述第二波长转换器的数据输入端相连，

解复用器DEMUX，其输入端与所述第二波长转换器的数据输出端相连，所述解复用器DEMUX有两个输出端，一个是上行输出端，与第i-1级所述光缓存单元的下行输入端相连，输出波长为λ_iA的信号光，另一个输出端输出波长为λ_iB的信号光，经过光纤延时之后分为两路：第一路通过所述第i级光缓存单元的控制信号预处理器后连至控制信号输出端，送往第i+1级所述光缓存单元的控制信号输入端，也即第i+1级所述光缓存单元的所述光缓存控制子单元中的所述全光单稳态触发器中，第二路连至所述第i级缓存单元的所述第一波长转换器的数据输入端；

第一波长转换器，有一个数据输入端、一个数据输出端和一个直流光输入端，其中第一波长转换器的直流光输入端输入一波长为λ_iC的直流光，其中λ_iC的选择使得λ_iC与λ_iA和λ_iB都不同，所述第i级光缓存单元的所述光缓存控制子单元的所述解复用器DEMUX输出波长为λ_iB信号光的输出端经过光纤延时之后分成两路，其中一路与所述第一波长转换器的数据输入端相连，所述第一波长转换器的数据输出端与所述第i级光缓存单元的下行输入端耦合在一起连至所述第i级光缓存单元的所述光缓存控制子单元的所述第二波长转换器的数据输入端；

控制信号预处理器，有一个输入端和一个输出端，所述第i级光缓存单元的所述光缓存控制子单元的所述解复用器DEMUX输出波长为λ_iB信号光的输出端经过光纤延时之后分成两路，其中一路连至所述控制信号预处理器的输入端，所述控制信号预处理器的输出端作为所述第i级光缓存单元的控制信号输出端连至第i+1级所述光缓存单元的控制信号输入端，也即第i+1级所述光缓存单元的所述光缓存控制子单元的所述全光单稳态触发器中；

当有数据包在所述第i级光缓存单元中缓存时，由所述数据包经过同级控制信号预处理器后产生的控制信号会同时输入到第i+1级所述光缓存单元的控制信号输入端，关闭其上行通道，阻止第i+1级所述光缓存单元向所述第i级光缓存单元上行输出数据包，防止所述第i级光缓存单元内数据包重叠，反之，当有数据包从第i+1级所述光缓存单元上行输出至所述第i级光缓存单元时，所述第i级光缓存单元此时没有数据包。