[发明专利]一种独立栅控制的纳米线场效应晶体管

说明书

技术领域

本发明涉及半导体集成电路用器件，特别是涉及一种独立栅控制的纳米线场效应晶体管。

背景技术

半导体工业一直按照摩尔定律在飞速发展，集成电路用的晶体管尺寸不断减小。受制于短沟道效应和栅极漏电流的限制，传统的平面体硅技术在32nm技术节点以下将遭遇理论的极限。新结构器件不断涌现，包括了绝缘体上硅、双栅、三栅、环栅等众多非平面工艺器件。其中环栅器件因为栅的全包围结构而能提供最强的栅控制能力、最小的短沟道效应以及高开关电流比等优良特性，被认为很有可能在未来CMOS技术中应用。

在体硅器件中，通过衬底的偏置可以改变器件的阈值电压。对双栅器件，可以通过独立栅的操作，比如通过调节背栅偏置电压从而对前栅的阈值电压进行控制。独立栅控制的器件因为可以通过外加偏置信号改变阈值电压，在功耗管理领域比如低功耗的存储器电路中有重要应用。环栅器件因为栅的全包围结构，不能从衬底引出电极，而且栅极在电学上是连通的，一般不认为能进行独立栅操作。

发明内容

本发明的目的是提供一种独立栅控制的纳米线场效应晶体管。

本发明的目的是提供一种独立栅控制的纳米线场效应晶体管，是由外栅电极、内栅电极、源区、漏区、沟道区和内外栅介质层组成；

其中，所述内栅电极位于所述纳米线场效应晶体管的中心；所述沟道区通过内栅介质层隔离，并同轴全包围所述内栅电极；所述外栅电极与所述沟道区通过外栅介质隔离，并同轴全包围所述沟道区；所述源区和漏区分别位于所述沟道区的两侧，并同轴全包围所述内栅介质区。源漏区的厚度可等于沟道区厚度，也可设计为在靠近沟道区的部分等同于沟道区厚度，远离沟道区的厚度增大，即抬升了源漏区。

上述独立栅控制的纳米线场效应晶体管沟道区为不掺杂或轻掺杂的半导体材料，如硼掺杂浓度为1×10¹¹cm^-3的硅材料。源区和漏区为重掺杂的半导体材料，如磷的掺杂浓度为1×10²⁰cm^-3的硅材料。内栅电极和外栅电极的材料和功函数可调。内栅电极的直径可调，一般控制在十个纳米以上。内栅介质材料和厚度可调，如采用氧化硅材料，厚度保持为1.5到2纳米。沟道区半导体材料厚度可以根据器件的沟道长度调节。外栅介质材料和厚度可调，如采用厚度为1.5到2纳米的氧化硅材料。外栅电极的厚度可调，一般也控制在十个纳米以上。

本发明提供的独立栅控制的纳米线场效应晶体管，具有两个电学上不连通的栅电极：内栅电极和外栅电极。与常规的环栅器件相比，该结构器件允许在内栅电极和外栅电极上施加不同的工作电压，从而可以使器件工作在独立栅控的条件下，为器件的电路应用提供方便。当该独立栅控的纳米线器件工作在独立栅条件下时，不改变器件掺杂和尺寸参数，改变内栅电极的偏压将改变器件的电流电压特性。比如降低内栅电极的电压将提高外栅的阈值电压，降低整个器件的驱动电流。这个结果为低功耗的电路设计如存储器单元电路设计提供一种选择方案。当该独立栅控制的纳米线器件工作在共栅条件下时，与具有相同沟道半径的常规环栅纳米线器件相比，能有效地降低关态电流，提高开态电流，提高器件的电流开关比。与具有相同硅膜厚度的双栅器件相比，在相同的漏电流条件下该独立栅控制的纳米线器件可以在一定程度上提高开态电流，使得驱动能力更强。本发明为允许独立栅控制的纳米线器件性能优化、电路应用等提供了一个备选方案。

附图说明

图1为本发明提供的独立栅控制的纳米线场效应晶体管的截面示意图。

图2为独立栅控制的纳米线晶体管内栅电极对器件电流特性的影响。

图3为独立栅控制的纳米线晶体管外栅阈值电压受内栅电极的调节关系。

图4为独立栅控制的纳米线晶体管亚阈值斜率受内栅电极的调节关系。

图5为提出的纳米线晶体管在共栅操作下与常规纳米线晶体管电流特性比较。

图6为独立栅控制的纳米线晶体管与双栅器件相比在考虑迁移率退化因素条件下的电流特性比较。

图7为独立栅控制的纳米线晶体管与双栅器件相比在无迁移率退化因素条件下的电流特性比较。

图8为独立栅控制的纳米线晶体管在共栅操作下阈值电压随沟道长度的漂移关系。

图9为独立栅控制的纳米线晶体管在共栅操作下漏致势垒降低效应随沟道长度的变化关系。

图10为独立栅控制的纳米线晶体管在共栅操作下亚阈值斜率随沟道长度的变化关系。

具体实施方式