[发明专利]TFT-LCD阵列基板及其制造方法有效
申请号: | 200910089751.4 | 申请日: | 2009-07-22 |
公开(公告)号: | CN101963723A | 公开(公告)日: | 2011-02-02 |
发明(设计)人: | 薛海林;林炳仟;徐宇博;李成 | 申请(专利权)人: | 北京京东方光电科技有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G02F1/1368;H01L21/82 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 曲鹏 |
地址: | 100176 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | tft lcd 阵列 及其 制造 方法 | ||
技术领域
本发明涉及一种薄膜晶体管液晶显示器及其制造方法,尤其是一种TFT-LCD阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Disp1ay,简称TFT-LCD)具有体积小、功耗低、无辐射等特点,在当前平板显示器市场中占据了主导地位。TFT-LCD主要由对盒的阵列基板和彩膜基板构成,其中阵列基板上形成有栅线、数据线、像素电极和薄膜晶体管,每个像素电极由薄膜晶体管控制。当薄膜晶体管打开时,像素电极在打开时间内充电,薄膜晶体管关断后,像素电极电压将维持到下一次扫描时重新充电。
对于现有技术普遍采用的单栅结构,由于薄膜晶体管中漏电极与栅电极之间存在重叠,导致薄膜晶体管存在寄生电容Cgd。在薄膜晶体管关断的瞬间,该寄生电容Cgd上存储的电荷Qgd发生改变,引起像素电极上的电荷分布发生变化,从而使加载在像素电极上的电压发生变化,导致像素电极产生跳变电压ΔVp,引起画面闪烁。在实际生产中,由于工艺和设备的不稳定,使同一母板不同位置处漏电极与栅电极之间的重叠面积大小不均,引起寄生电容Cgd大小不等,造成每个像素电极产生的跳变电压ΔVp不同,进而造成像素电极电压的不规则分布,使画面显示不均匀,严重地影响了画面品质。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法,有效解决现有技术中寄生电容导致跳变电压的技术缺陷。
为实现上述目的,本发明提供了一种TFT-LCD阵列基板,包括形成在基板上并限定了像素区域的第一栅线、第二栅线和数据线,所述像素区域内形成有像素电极、具有相同寄生电容的第一薄膜晶体管和第二薄膜晶体管,在所述第一栅线向第一薄膜晶体管提供开启电压时,所述第二栅线向第二薄膜晶体管提供第一电压,在所述第一栅线向第一薄膜晶体管提供关断电压时,所述第二栅线向第二薄膜晶体管提供第二电压,开启电压-关断电压=第二电压-第一电压。
所述第二电压为关断电压,所述第一电压为开启电压。
所述第一薄膜晶体管包括第一栅电极、第一有源层、第一源电极、第一漏电极和TFT沟道区域,所述第一漏电极与第一栅电极具有第一重叠面积,所述第二薄膜晶体管包括第二栅电极、第二有源层和第二漏电极,所述第二漏电极与第二栅电极具有第二重叠面积,所述第一重叠面积与第二重叠面积相等。
所述第一栅电极形成在基板上并与所述第一栅线连接,其上覆盖有栅绝缘层;所述第一有源层包括半导体层和掺杂半导体层,形成在所述栅绝缘层上并位于第一栅电极的上方;所述第一源电极的一端位于所述第一栅电极的上方,另一端与所述数据线连接;所述第一漏电极的一端位于所述第一栅电极的上方,另一端与所述像素电极连接;所述TFT沟道区域形成在第一源电极与第一漏电极之间,所述TFT沟道区域的掺杂半导体层被完全刻蚀掉,并刻蚀掉部分厚度的半导体层,使TFT沟道区域的半导体层暴露出来,所述第一源电极、第一漏电极和TFT沟道区域上覆盖有钝化层,所述钝化层位于第一漏电极所在位置开设有使第一漏电极与像素电极连接的钝化层第一过孔。
所述第二栅电极形成在基板上并与所述第二栅线连接,其上覆盖栅绝缘层;所述第二有源层包括半导体层和掺杂半导体层,形成在所述栅绝缘层上并位于所述第二栅电极的上方;所述第二漏电极的一端位于所述第二栅电极的上方,另一端与所述像素电极连接,所述第二漏电极上覆盖有钝化层,所述钝化层位于第二漏电极所在位置开设有使第二漏电极与像素电极连接的钝化层第二过孔。
为了实现上述目的,本发明还提供了一种TFT-LCD阵列基板制造方法,包括:
步骤1、在基板上沉积栅金属薄膜,通过构图工艺形成包括第一栅线、第二栅线、第一栅电极和第二栅电极的图形,所述第一栅电极与第一栅线连接,所述第二栅电极与第二栅线连接;
步骤2、在完成步骤1的基板上通过沉积结构层和构图工艺形成包括第一有源层、第二有源层、数据线、第一源电极、第一漏电极和第二漏电极的图形,所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积;
步骤3、在完成步骤2的基板上沉积钝化层,通过构图工艺形成包括钝化层第一过孔和钝化层第二过孔的图形,所述钝化层第一过孔位于第一漏电极的所在位置,所述钝化层第二过孔位于第二漏电极的所在位置;
步骤4、在完成步骤3的基板上沉积透明导电薄膜,通过构图工艺形成包括像素电极的图形,所述像素电极通过钝化层第一过孔与第一漏电极连接,通过钝化层第二过孔与第二漏电极连接。
所述步骤2可以包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910089751.4/2.html,转载请声明来源钻瓜专利网。