[发明专利]一种锗基肖特基晶体管的制备方法

说明书

技术领域

本发明属于超大规模集成电路(ULSI)工艺制造技术领域，具体涉及一种锗基肖特基晶体管的制备方法。 

背景技术

随着器件尺寸的缩小，迁移率的退化变成一个很棘手的问题。相比硅材料，锗材料具有更高、更加对称的低场载流子迁移率，窄的能带宽度，同时与硅工艺兼容，所以锗基器件成为高速MOSFET器件一个很有希望的发展方向。 

锗基肖特基晶体管是一种非常具有发展潜力的新型结构，它与传统晶体管的主要区别就是它用金属锗化物源漏代替了传统高掺杂的源漏，源漏和沟道的接触由PN结变成了金属和半导体接触的肖特基结。 

锗基肖特基晶体管有如下优势：(1)金属锗化物源漏有较好化学稳定性，同时有非常好的电阻率特性，有效减小源漏串联电阻。(2)肖特基晶体管工艺所需的光刻版比传统MOS器件少，制造过程更简单。关键的金属源漏采用自对准技术，光刻出源漏区之后淀积金属，快速退火使得金属与Ge反应生成锗化物，氧化层上的金属没有发生反应，用选择腐蚀除去。(3)用来控制短沟效应的Pocket/halo注入不再需要，传统形成高掺杂源漏的两次注入也省略掉，这样能减小衬底损伤和应力的释放，保持较高的载流子迁移率，还避免杂质涨落对器件特性的影响，同时也更有利于提高集成密度。(4)工艺和结构上的特点使得肖特基晶体管避免了寄生双极管效应，改善晶体管的短沟性能，有较低的沟道注入，高的沟道迁移率，并且可以降低结电容和栅电容，提高高频特性。(5)肖特基晶体管的制备过程和CMOS工艺完全兼容，而且它较低的温度预算非常有利于high-k介质、金属栅、应力沟道等工艺集成，这是非常难得的优势。(6)锗基肖特基晶体管结构在锗材料上实现锗化物源漏将会大大克服体Ge器件中杂质在Ge中的固溶度较低，源漏电阻较大，而且在激活过程中杂质扩散较快，非常难以实现浅结等缺点。(7)Ge材料迁移率大、速度特性好。 

但是，锗基肖特基晶体管也受到了以下问题的制约： 

1、由于肖特基晶体管的源漏与沟道是金属半导体接触，受肖特基势垒高度的影响，肖特基晶体管泄漏电流较大，使它的开关比受到一定的制约，开态驱动电流较小，关态泄 露电流大； 

2、金属淀积在锗上经退火形成的锗化物，会由于成核凝聚反应使得锗化物表面产生凝聚形成很多空洞，这对于制备肖特基晶体管是不利的，因为与沟道相接的锗化物的形貌直接影响锗基肖特基晶体管的性能，过差的锗化物表面形貌会导致源漏性质的不均匀，波动比较大，如果锗化物薄膜形成过多的空洞，则晶体管的性能会受很大影响，甚至根本无法导通。 

发明内容

针对上述锗基肖特基晶体管存在的问题，本发明提出了一种锗基肖特基晶体管的制备方法，该工艺方法可以有效调控金属和半导体接触的势垒高度，同时还可以改善锗化物的表面形貌。 

一种锗基肖特基晶体管的制备方法，其包括以下步骤： 

1-1)在锗基衬底上制作MOS结构； 

1-2)溅射金属薄膜； 

1-3)进行第一次热处理，快速热退火使上述金属薄膜层与位于其下方的锗衬底反应形成金属锗化物； 

1-4)去除未反应的金属薄膜层； 

1-5)在反应生成的金属锗化物层中掺入杂质； 

1-6)第二次热处理，退火使得上述掺入的杂质激活驱入，在锗半导体衬底与锗化物源漏界面处杂质分凝，形成高浓度区域； 

1-7)形成接触孔、金属连线。 

步骤1-1)具体包括： 

2-1)在衬底上制作隔离区； 

2-2)淀积一栅介质层； 

2-3)制备栅结构； 

2-4)形成侧墙结构。 

所述锗基衬底是体锗衬底或锗覆绝缘(GOI)衬底。 

所述步骤1-2)的金属薄膜为镍、铂或钴膜。 

所述1-3)步骤中，退火温度为350℃至600℃，退火时间为30秒至80秒。 

所述1-5)步骤中，对于PMOS，可以掺杂Al，Ga，In，Mg，对于NMOS，可以掺 杂P，As，Sb，S，Se，掺杂剂量5e13至5e15atom/cm^-2。 

所述1-6)步骤中，热退火工艺温度介于400至600度，退火时间介于10秒至70秒。 

与现有技术相比，本发明的有益效果是：