[发明专利]一种ROM-less DDS电路结构

权利要求书

1.一种ROM-less DDS电路结构，其特征在于，包括依次连接的流水线累加器、异或逻辑单元、温度计编码器、正弦加权非线性DAC和Gilbert乘法器单元，其中，流水线累加器还连接于Gilbert乘法器单元。

2.根据权利要求1所述的ROM-less DDS电路结构，其特征在于，所述流水线累加器是一个N-bit流水线累加器，N为大于2的自然数，用于将输入的N-bit频率控制字进行累加操作，在每个时钟周期内向所述异或逻辑单元输出一个累加结果，并将经过时延的N-bit结果输出给所述Gilbert乘法器单元。

3.根据权利要求1所述的ROM-less DDS电路结构，其特征在于，所述异或逻辑单元是一个(N-2)-bit宽度异或逻辑运算阵列，N为大于2的自然数，用于将所述流水线累加器输出的N-bit结果中的低(N-2)-bit数据分别各自与第二高位数据2nd-MSB进行异或逻辑操作，并向所述温度计编码器输出(N-2)-bit宽度结果数据。

4.根据权利要求3所述的ROM-less DDS电路结构，其特征在于，该异或逻辑运算阵列，实现了正弦波形从单调递增的第一象限到单调递减的第二象限的扩展。

5.根据权利要求1所述的ROM-less DDS电路结构，其特征在于，所述温度计编码器，用于将所述异或逻辑单元输出的(N-2)-bit宽度的二进制编码格式数据编码为[2^(N-2)-1]-bit宽度的温度计编码格式数据，并输出给所述正弦加权非线性DAC。

6.根据权利要求1所述的ROM-less DDS电路结构，其特征在于，所述正弦加权非线性DAC包括[2^(N-2)-1]个电流源，每个电流源的开关分别由所述温度计编码器输出的[2^(N-2)-1]-bit宽度的温度计编码格式数据中的对应位所控制，并且电流源的电流值是正弦加权的。

7.根据权利要求6所述的ROM-less DDS电路结构，其特征在于，根据[2^(N-2)-1]-bit宽度的温度计编码格式数据对应位的逻辑“高”或“低”，所述正弦加权非线性DAC中对应的电流源开关关闭或打开，使对应加权值的电流加入到DAC的输出节点上，DAC输出节点上的总电流经过一个电阻转换为电压信号，该电压信号的幅度值代表了正弦波形在第一、第二象限的幅度值，该电压信号被输出给所述Gilbert乘法器单元。

8.根据权利要求1所述的ROM-less DDS电路结构，其特征在于，所述Gilbert乘法器单元用于将经过时延的流水线累加器输出的N-bit结果中的第一高位数据1st-MSB与所述正弦加权非线性DAC输出的电压信号进行相乘运算，实现了正弦波形从第一、第二象限到第三、第四象限的扩展。

9.根据权利要求1所述的ROM-less DDS电路结构，其特征在于，所述Gilbert乘法器单元的输出信号为整个ROM-less DDS电路的输出信号。

10.根据权利要求1所述的ROM-less DDS电路结构，其特征在于，该结构进一步包括一时钟分配网络，该时钟分配网络将接收的时钟信号同时输出给流水线累加器、异或逻辑单元和温度计编码器。