[发明专利]TFT-LCD阵列基板及其制造方法有效

专利信息
申请号: 200910092842.3 申请日: 2009-09-09
公开(公告)号: CN102023424A 公开(公告)日: 2011-04-20
发明(设计)人: 张弥 申请(专利权)人: 北京京东方光电科技有限公司
主分类号: G02F1/1362 分类号: G02F1/1362;G02F1/1368;H01L21/82;H01L21/768
代理公司: 北京同立钧成知识产权代理有限公司 11205 代理人: 曲鹏
地址: 100176 北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: tft lcd 阵列 及其 制造 方法
【说明书】:

技术领域

发明涉及一种薄膜晶体管液晶显示器及其制造方法,尤其是一种TFT-LCD阵列基板及其制造方法。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,简称TFT-LCD)具有体积小、功耗低、无辐射等特点,在当前的平板显示器市场中占据了主导地位。

TFT-LCD主要由对盒的阵列基板和彩膜基板构成,其中阵列基板上形成有矩阵式排列的薄膜晶体管和像素电极,每个像素电极由薄膜晶体管控制。当薄膜晶体管导通时,像素电极在导通时间内充电,充电结束后,像素电极电压将维持到下一次扫描时重新充电。一般来说,液晶电容不大,仅靠液晶电容不能维持像素电极的电压,因此现有设计均设置一个存储电容来保持像素电极的电压。

目前现有技术通常采用栅线或与栅线同层的公共电极线作为存储电容一个电极板,与作为存储电容另一个电极板的像素电极之间夹设有绝缘层和钝化层。由存储电容的计算公式可知,单位面积存储电容的大小与两电极板之间的距离成反比,由于现有TFT-LCD阵列基板中存储电容两电极板之间夹设绝缘层和钝化层,两电极板之间的距离较大,因此单位面积存储电容较小。

此外,现有技术TFT-LCD阵列基板中,由于TFT沟道区域是由采用半色调或灰色调掩模板的构图工艺制作完成,存在过刻或刻蚀不完全等不良,在一定程度上降低成品率。

发明内容

本发明的目的是提供一种TFT-LCD阵列基板及其制造方法,不仅可以有效提高单位面积存储电容,而且可以克服现有TFT沟道区域存在过刻或刻蚀不完全的缺陷。

为了实现上述目的,本发明提供了一种TFT-LCD阵列基板,包括栅线和数据线,所述栅线和数据线限定的像素区域内形成有像素电极和薄膜晶体管,所述栅线和数据线同层设置,所述像素电极形成在覆盖所述栅线和数据线的绝缘层上。

所述薄膜晶体管的源电极和漏电极与栅线同层设置,掺杂半导体层形成在所述源电极和漏电极上,半导体层形成在所述掺杂半导体层上并覆盖源电极与漏电极之间的沟道,所述薄膜晶体管的栅电极形成在绝缘层上,所述栅电极通过绝缘层上开设的第三过孔与栅线连接。

所述栅线为水平设置的整体结构,所述数据线为竖直设置的间断结构,位于相邻的两条栅线之间,所述数据线通过绝缘层上开设的第二过孔和绝缘层上形成的数据连接线连接成整体。进一步地,所述像素电极、数据连接线和栅电极同层设置,并在同一次构图工艺中形成。

所述数据线为竖直设置的整体结构,所述栅线为水平设置的间断结构,位于相邻的两条数据线之间,所述栅线通过绝缘层上开设的第二过孔和绝缘层上形成的栅连接线连接成整体。进一步地,所述像素电极、栅连接线和薄膜晶体管的栅电极同层设置,并在同一次构图工艺中形成。

在上述技术方案基础上,所述像素电极搭设在所述栅线上。

在上述技术方案基础上,还包括与栅线同层设置的公共电极线,所述公共电极线为水平设置的间断结构,位于相邻的两条数据线之间,所述公共电极线通过绝缘层上开设的第四过孔和绝缘层上形成的公共连接线连接成整体。进一步地,所述像素电极、公共连接线和薄膜晶体管的栅电极同层设置,并在同一次构图工艺中形成。

在上述技术方案基础上,还包括遮挡层,所述遮挡层位于薄膜晶体管的TFT沟道区域的下方。

为了实现上述目的,本发明还提供了一种TFT-LCD阵列基板制造方法,包括:

通过构图工艺在基板上形成包括栅线、数据线、源电极、漏电极和掺杂半导体层的图形,所述栅线为水平设置的整体结构,所述数据线为竖直设置的间断结构,或所述栅线为水平设置的间断结构,所述数据线为竖直设置的整体结构;

通过构图工艺形成包括半导体层的图形;

通过构图工艺形成包括第一过孔、第二过孔和第三过孔的绝缘层,所述第一过孔位于所述漏电极的上方,所述第二过孔位于间断结构的栅线或数据线的两个端部,所述第三过孔位于所述栅线的上方;

通过构图工艺形成包括像素电极、连接线和栅电极的图形,所述像素电极通过第一过孔与漏电极连接,所述栅电极通过第三过孔与栅线连接,所述连接线通过第二过孔使间断结构的栅线或数据线连接成整体。

所述通过构图工艺在基板上形成包括栅线、数据线、源电极、漏电极和掺杂半导体层的图形包括:

沉积金属薄膜;

沉积掺杂半导体薄膜;

在掺杂半导体薄膜上涂覆一层光刻胶;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910092842.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top