[发明专利]伪静态存储器及其读操作与刷新操作的控制方法

权利要求书

1.一种伪静态存储器，其特征在于，包括：

读操作缓冲器及读操作标志寄存器，所述读操作标志寄存器用于存储标识所述读操作缓冲器中是否缓存有第一数据的读状态信号；

写操作缓冲器及写操作标志寄存器，所述写操作缓冲器缓存需要写入指定存储器组的第二数据及对应的存储器组地址；所述写操作标志寄存器用于存储标识所述写操作缓冲器中是否缓存有新的第二数据的写状态信号；

比较器，用于比较当前读操作所针对的存储器组地址，与当前写操作缓冲器中缓存的第二数据需写入的存储器组地址，并输出比较结果信号；

控制电路，用于在当前时钟周期读操作与刷新操作冲突时，依据所述读状态信号、写状态信号及比较结果信号，控制进行以下操作：

从读操作缓冲器或写操作缓冲器上执行读操作且并行执行刷新操作；

或者，从指定的存储器组上执行读操作，并将所读取的数据缓存至读操作缓冲器。

2.如权利要求1所述的伪静态存储器，其特征在于，所述读状态信号在读操作缓冲器中缓存有第一数据时为1，在读操作缓冲器中没有第一数据时为0；所述写状态信号在写操作缓冲器中缓存有新的第二数据时为1，在写操作缓冲器中没有新的第二数据时为0；所述比较器在比较地址相同时输出比较结果信号为1，在比较地址不同时输出比较结果信号为0；所述控制电路包括：

第一控制子模块，用于在第一预置条件下执行从写操作缓冲器上读取数据且并行刷新的操作；所述第一预置条件为读状态信号、写状态信号及比较结果信号依次为111或011；

第二控制子模块，用于在第二预置条件下执行从读操作缓冲器上读取数据且并行刷新的操作；所述第二预置条件为读状态信号、写状态信号及比较结果信号依次为100、110或101；

第三控制子模块，用于在第三预置条件下执行从指定的存储器组上读取数据，并将所读取的数据缓存至读操作缓冲器的操作；所述第三预置条件为读状态信号、写状态信号及比较结果信号依次为000、010或001。

3.如权利要求1或2所述的伪静态存储器，其特征在于，所述控制电路还用于在当前时钟周期读操作与刷新操作不冲突时，依据所述写状态信号及比较结果信号，从写操作缓冲器或指定的存储器组上执行读操作。

4.如权利要求3所述的伪静态存储器，其特征在于，所述写状态信号在写操作缓冲器中缓存有新的第二数据时为1，在写操作缓冲器中没有新的第二数据时为0；所述比较器在比较地址相同时为输出比较结果信号为1，在比较地址不同时输出比较结果信号为0；所述控制电路包括：

第五控制子模块，用于在第五预置条件下执行从指定的存储器组上读取数据且并行执行刷新操作；所述第五预置条件为写状态信号及比较结果信号依次为01、00或10；

第六控制子模块，用于在第六预置条件下执行从写操作缓冲器上读取数据且并行执行刷新操作；所述第六预置条件为写状态信号及比较结果信号依次为11。

5.如权利要求1所述的伪静态存储器，其特征在于，所述读操作缓冲器的结构与存储器组的结构相同，所述写操作缓冲器包括数据存储部分与地址存储部分，所述数据存储部分与存储器组的容量配置相同，地址存储部分的空间依据存储器组的个数确定。

6.如权利要求6所述的伪静态存储器，其特征在于，还包括：

多路选择器，与控制电路相连，用于依据控制电路的选择信号选择输出相应的数据。

7.一种伪静态存储器读操作与刷新操作的控制方法，其特征在于，所述伪静态存储器包括读操作缓冲器、写操作缓冲器，所述的方法包括：

进入当前时钟周期；

在当前时钟周期读操作与刷新操作冲突时，检测读操作缓冲器和写操作缓冲器中的数据信息，并依据所述数据信息执行以下判断步骤：

1)如果写操作缓冲器中存在需要写入指定存储器组的新的第二数据，并且所述第二数据需写入的存储器组地址与当前读操作所针对的存储器组地址相同，则读取所述写操作缓冲器中的第二数据且并行执行刷新操作；

2)如果读操作缓冲器中存在从存储器组地址读出的第一数据，则读取所述读操作缓冲器中的第一数据且并行执行刷新操作；

如果读操作缓冲器中不存在所述第一数据，则从当前读操作所针对的存储器组地址中读出数据，并在读操作缓冲器中缓存所述读出数据。

8.如权利要求7所述的方法，其特征在于，还包括：

在同一时钟周期读操作与刷新操作不冲突时，依据所述数据信息执行以下判断步骤：

判断写操作缓冲器中是否存在需要写入指定存储器组的新的第二数据，并且所述第二数据需写入的存储器组地址与当前读操作所针对的存储器组地址相同，若是，则读取所述写操作缓冲器中的第二数据且并行执行刷新操作；否则，从当前读操作所针对的存储器组地址中读出数据且并行执行刷新操作。