[发明专利]薄膜晶体管数组基板

说明书

技术领域

本发明是有关于一种薄膜晶体管数组基板(thin film transistor arraysubstrate)，且特别是有关于一种具有不共平面的膜层所串接的数据线的薄膜晶体管数组基板。

背景技术

为因应现代产品高速度、高效能、且轻薄短小的要求，各电子零件皆积极地朝体积小型化发展。各种携带式电子装置也已渐成主流，例如：笔记型计算机(notebook)、行动电话(cell phone)、电子辞典、个人数字助理器(Personal Digital Assistant；PDA)、上网机(web pad)及平板型计算机(Tablet PC)等。对于携带式电子装置的影像显示器而言，为了符合产品趋向小型化的需求，具有空间利用效率佳、高画质、低消耗功率、无辐射等优越特性的平面显示器，目前已被广为使用，其中尤以液晶显示器(liquid crystal display；LCD)被广泛使用。

液晶显示器通常包括扫描线、数据线以及多个数组排列的画素结构，而各画素结构中具有薄膜晶体管与画素电极。一般而言，画素电极为液晶显示器中的主要显示区域，换言之，在画素结构中，画素电极的布局面积为影响开口率的重要因素之一，为了增加液晶显示器的可显示区域，进而达到高开口率的需求，画素电极通常会延伸至相邻资料线的上方。然而，由于画素电极与资料线重叠的部分容易因电压耦合效应而产生寄生电容(Parasitic Capacitance)，此寄生电容正比于画素电极与资料线之间的重叠面积，而反比于画素电极与资料线之间的距离，因而使得液晶显示器容易产生串音现象的问题。

详言之，图1A为习知一种薄膜晶体管数组基板的上视示意图，而图1B为图1A沿AA’剖面线的剖面示意图。如图1A与图1B所示，薄膜晶体管数组基板100包括扫描线110、数据线120以及多个数组排列的画素结构130，其中画素结构130包括薄膜晶体管140以及与薄膜晶体管140电性连接的画素电极150。如图1A与图1B所示，画素电极150延伸至资料线120上方，资料线120与画素电极150之间仅具有单一绝缘层160，换言之，资料线120与画素电极150之间的距离仅约为单一绝缘层160的厚度，因此资料线120与画素电极150之间所产生寄生电容大，液晶显示器容易发生串音现象，影响显示品质。

为降低上述薄膜晶体管数组基板中画素结构的串音效应，设计者可以选择性地缩减画素电极的面积，使得画素电极不与资料线重叠。然而，降低画素电极的面积将使得画素结构的开口率大幅下降，影响液晶显示器的可显示区域。因此，如何妥善设计画素结构中画素电极与资料线之间的结构，使得画素结构可以有效改善串音现象，并维持一定程度的开口率，实为目前薄膜晶体管数组基板在线路布局(Layout)上亟待克服的课题。

发明内容

本发明提供一种薄膜晶体管数组基板，其可以维持显示区域的开口率并有效降低串音现象。

本发明提出一种薄膜晶体管数组基板，其包括基板以及配置于基板上的多条扫描线、多条资料线与多个画素结构。扫描线由第一导电层所组成。各数据线包括多条第一导线与多条第二导线，其中第一导线与第二导线彼此平行排列且相互串接，且第一导线与第二导线是彼此交替地排列，第二导线跨越扫描线，第一导线位于两相邻扫描线之间，第一导线与第二导线分别由第一导电层与第二导电层所组成，且第一导电层与基板之间的距离小于第二导电层与基板之间的距离。各画素结构包括薄膜晶体管以及画素电极。薄膜晶体管与对应的扫描线以及对应的各第二导线电性连接。画素电极与薄膜晶体管电性连接，画素电极的至少部分延伸至相邻的第一导线上方。

在本发明的一实施例中，薄膜晶体管数组基板更包括第一绝缘层以及第二绝缘层，其中第一绝缘层覆盖第一导电层，且第二绝缘层覆盖第二导电层以及薄膜晶体管。此时，在画素电极与对应的第一导线之间具有第一绝缘层以及第二绝缘层所构成的叠层。

在本发明的一实施例中，薄膜晶体管数组基板更包括跳线层，且位于第一导线上方的第一绝缘层与第二绝缘层具有多个第一接触窗，以分别暴露出各第一导线的两端，而位于第二导线上方的第二绝缘层具有多个第二接触窗，以分别暴露出各第二导线的两端，跳线层藉由各第一接触窗以及各第二接触窗而电性连接于各第一导线与各第二导线之间，其中第一导线与第二导线在投影面积上不重叠，而跳线层的组成与画素电极的组成相同。

在本发明的一实施例中，上述的第一导线与第二导线在投影方向上至少部分重叠，且位于各第一导线与各第二导线重叠区域内的第一绝缘层具有一开口，各第二导线藉由开口与各第一导线连接。