[发明专利]电路板的电源噪声分析装置、方法以及程序

权利要求书

1.一种电源噪声分析方法，其特征在于，所述方法包括以下步骤：

基于要被安装到电路板上的半导体器件的电源-地之间的阻抗特性来求 出所述半导体器件中的电源噪声的反射电压，从而分析所述电路板的电源 噪声；

从所述电路板的设计信息中提取电源信息、地信息、以及连接在电源 和地上的至少包括电容器和所述半导体器件的部件；

通过将所提取的所述部件的阻抗特性模型连接到与所述电路板相关的 基板模型的安装位置处来创建电源噪声的分析模型；以及

关于所述电源噪声的分析模型，计算从所述半导体器件流入所述电路 板的电源噪声的传播，并基于安装在所述电路板上的多个所述半导体器件 各自的电源噪声来分析电源噪声在所述电路板上传播的举动。

2.如权利要求1所述的电源噪声分析方法，其特征在于，

由所述半导体器件的输出信号条数和其驱动能力来求出所述半导体器 件的电源-地之间的输入阻抗。

3.如权利要求1或2所述的电源噪声分析方法，其特征在于，

参考要被安装到所述电路板上的半导体器件的设计信息，

基于所述半导体器件中的

输出缓冲器数目、

输出缓冲器的输出阻抗、

半导体器件端子部分、半导体器件封装部分以及芯片端子部分的各部 分的电源-地的特性阻抗以及信号的特性阻抗、

与所述半导体器件输出端子连接的配线的特性阻抗、以及

输出信号的阻尼电阻，

求出所述半导体器件的电源-地之间的输入阻抗。

4.如权利要求1所述的电源噪声分析方法，其特征在于，设所述半导 体器件的输出缓冲器数目为n，

设所述半导体器件的输出缓冲器的输出阻抗为Rout，

设所述半导体器件的端子部分的电源/地的特性阻抗为Zvterm、信号 的特性阻抗为Zsterm，

设所述半导体器件的封装部分的电源/地的特性阻抗为Zvpkg、信号的 特性阻抗为Zspkg，

设芯片的端子部分的电源/地的特性阻抗为Zvbump、信号的特性阻抗 为Zsbump，

设与所述半导体器件输出端子连接的配线图案的特性阻抗为Z0，

如果在所述配线图案上安装了阻尼电阻，则将该电阻值设为Rs，

并且通过下式来计算所述半导体器件的电源-地之间的输入阻抗Zlsi，

Zlsi＝Zvterm+Zvpkg+Zvbump+{Rout+Zsbump+Zspkg+ Zsterm+Rs+Z0}/n。

5.如权利要求1所述的电源噪声分析方法，其特征在于，设所述半导 体器件的输出缓冲器数目为n，

设所述半导体器件的输出缓冲器的输出阻抗为Rout，

设与所述半导体器件的输出缓冲器的端子连接的配线图案的特性阻抗 为Z0，

如果在所述配线图案上安装了阻尼电阻，则将该电阻值设为Rs，

并且通过下式来计算所述半导体器件的电源-地之间的输入阻抗Zlsi，

Zlsi＝{Rout+Rs+Z0}/n。

6.如权利要求1或2所述的电源噪声分析方法，其特征在于，

参考要被安装到电路板上的半导体器件的设计信息，并根据所述半导 体器件的内部栅极数目、输出阻抗；半导体器件端子部分、封装部分、芯 片端子部分的电源-地的特性阻抗；芯片内配线的特性阻抗，来求出所述半 导体器件的电源-地之间的输入阻抗。

7.如权利要求6所述的电源噪声分析方法，其特征在于，

设所述半导体器件的内部栅极数目为n，

设输出阻抗为Rout，

设所述半导体器件端子部分、封装部分、芯片部分的电源-地的特性阻 抗分别为Zvterm、Zvpkg、Zvbump、芯片内配线的特性阻抗为Zschip，

并且通过下式来求出所述半导体器件的电源-地之间的输入阻抗Zlsi，

Zlsi＝Zvterm+Zvpkg+Zvbump+{Rout+Zschip}/n。