[发明专利]电路板的电源噪声分析装置、方法以及程序

说明书

技术领域

本发明涉及电源噪声分析技术，尤其涉及非常适于分析电路板电源噪 声的方法、装置以及程序。

背景技术

在被安装到电路板上的LSI(Large Integrated Circit，大规模集成电 路)等半导体部件中，随着信号的高速化和电源的低电压化，电源噪声会 影响到电路的稳定动作以及质量。被称作电源完整性(PI)的电源噪声的 抑制是在电路设计中不可或缺的。

在电路板(也称作“印刷基板”或“印刷电路板”)的设计阶段等 中，提出了各种抑制和/或分析电源噪声的方法。例如，在专利文献1中， 作为用于在基板制造前的制作基板布图的过程中或者制作布图之后评价是 否设计出了可抑制电源电压波动并防止由于电源供应系统电路谐振而引起 的不必要的电磁辐射的印刷电路板的方法，公开了一种印刷电路基本特性 评价方法，其包括以下步骤：计算从要安装在印刷电路基板上的各有源元 件的电源端子连接位置观看的基板内的电源供应系统电路的阻抗特性；计 算从电源端子连接位置到连接在离其最近的位置处的电容元件为止的阻抗 特性；通过对所述电源供应系统电路的阻抗特性和到所述电容元件为止的 阻抗特性的大小、相位、实部、虚部中任一项进行比较来判断在所述电源 供应系统电路内是否会发生谐振。

所述方法虽然从电源-GND设计信息中提取阻抗，计算基板的谐振， 并检验设计的稳妥性，但并没有考虑LSI的特性等来分析电源噪声。即， 并不是对从LSI传播到印刷电路基板的电源噪声进行分析的方法。

作为考虑了从LSI传播到基板上的电源噪声的方法，例如在专利文献 2中公开了一种电源噪声分析方法，该电源噪声分析方法可在印刷基板的 设计阶段，考虑印刷基板的影响来分析半导体集成电路内部的电源噪声， 并分析从半导体集成电路产生的印刷基板上的电源噪声，该方法包括以下 步骤：将半导体集成电路划分成多个第一单位区域，用简化了电源配线、 电路以及电路的电流消耗的电源网、容量以及电流源表示每个第一单位区 域，并通过汇总所述多个第一单位区域的所述电源网、容量以及电流源来 求出所述半导体集成电路的整体模型，将安装所述半导体集成电路的印刷 基板划分成多个第二单位区域，用电源网和容量来表示每个第二单位区域 中的电源层，并通过汇总所述多个第二单位区域的所述电源网来求出所述 印刷基板的整体模型，并且结合所述半导体集成电路的整体模型以及所述 印刷基板的整体模型来求解电路方程式。

根据上述电源噪声分析方法，通过结合半导体集成电路的电源噪声分 析用模型和印刷基板的电源噪声分析用模型来分析电源，对于所关注的半 导体集成电路，能够考虑印刷基板上的其他半导体集成电路所产生的电源 噪声的影响，并且能够对从半导体集成电路产生并在印刷基板上传播的电 源噪声进行分析。

专利文献1：日本专利文献特开2005-251223号公报；

专利文献2：日本专利文献特开2005-31850号公报。

下面，对本发明的相关技术进行分析。

在相关技术(例如，专利文献1等)中，仅依据印刷基板或旁路电容 器的特性，并没有考虑构成噪声源的LSI的举动。结果，即使原本由LSI 产生的噪声量很小，也照样采取抗电源噪声措施，从而有时会导致质量过 高、即成本上升。

半导体器件的高速化会增加电源噪声，而低电压化会降低电源噪声耐 受量，因此使印刷基板的设计变得困难。

如上所述，虽然在印刷基板中抑制电源噪声是不可或缺的，但还没有 一种准确分析电源噪声的明确的方法。

专利文献2中的方法尽管能够考虑印刷基板上的其他半导体集成电路 所产生的电源噪声并能够对从半导体集成电路产生并在印刷基板上传播的 电源噪声进行分析，但该方法是结合所述半导体集成电路的整体模型以及 所述印刷基板的整体模型来求解电路方程式的方法，与后述的本发明完全 不同。

因此，本发明的目的在于，提供一种分析电路板的电源噪声并可使电 子电路稳定动作的方法、装置以及程序。

发明内容