[发明专利]静电保护电路

说明书

技术领域

本发明是关于静电保护电路，特别是关于用于集成电路中的静电放电防 护的静电保护电路。

背景技术

在集成电路中，通常具有很多金属氧化物半导体形成的元件，但是，这 些MOS元件的栅极氧化物容易被静电放电所造成的瞬间高电压打穿，因而造 成故障。因此，在集成电路中，通常设有静电保护电路，以保护整个集成电 路免于来自外部的静电放电的伤害。

一般来说，为了防止静电损坏机体电路，静电保护电路通过静电导出的 方式将静电排除，换言之，当静电发生时，静电保护电路通过工作电压VDD 或VSS的路径将静电导出，以防止静电损坏机体电路。然而，随着半导体制 程进一步微小化，MOS晶体管的栅极氧化物厚度也进一步变薄，在静电放电 期间，已知的静电保护电路仍会使得变薄的MOS晶体管的栅极氧化物曝露在 高压环境下，如此一来，将会减少MOS晶体管使用寿命。

发明内容

虑及上述，本发明的目的之一在于提供一种在静电放电时使应用电路不 用承受瞬间高电压且在应用电路正常操作时不影响其正常操作的静电保护电 路。

本发明的目的之一在于提供一种静电保护电路以增加应用电路的生命周 期(Life time)。

本发明提供一种静电保护电路，设置于集成电路中，该集成电路具有输 入垫与应用电路，该静电保护电路包括：静电检测电路，用以检测该输入垫 是否有静电发生，以输出检测信号；以及保护开关，耦接至该输入垫与该应 用电路之间，该保护开关是依据该检测信号以决定导通与否；其中，当该静 电发生时，该检测信号关闭该保护开关，使得该输入垫与该应用电路形成断 路，以及，当该静电未发生时，该检测信号导通该保护开关，使得该输入垫 与该应用电路形成短路，该静电检测电路包含：第一晶体管，具有漏极、源 极及栅极，该第一晶体管的该漏极耦接至第一工作电压，该第一晶体管的该 源极耦接至第二工作电压；二极管，一端耦接至该第一晶体管的该源极，另 一端耦接至该第一晶体管的该漏极；反相器，具有输入端与输出端，该输出 端耦接至该第一晶体管的该栅极；第二晶体管，具有漏极、源极及栅极，该 第二晶体管的该源极耦接至该第一工作电压，该第二晶体管的该漏极耦接至 该反相器的该输入端；电容，一端耦接至该第二晶体管的该漏极，另一端耦 接至该第二工作电压；以及电阻，一端耦接至该第二晶体管的该栅极，另一 端耦接至该第二工作电压。

从下述参考附图的本发明的实施例说明中，当可更容易了解本发明的目 的、技术内容、特点及其所达成的功效。

附图说明

图1是显示本发明的静电保护电路的一较佳实施例及其应用于集成电路 的情形。

[主要元件标号说明]

100  集成电路        102  应用电路

104  静电检测电路    1021、1022  MOS晶体管

1031 输入垫          1032  输入垫

1071  保护开关       1072  保护开关

具体实施方式

请参阅图1，其显示本发明静电保护电路的一较佳实施例。如图1所示， 集成电路100包含应用电路102、多个输入垫1031...103n(图1中仅示出二个 输入垫)、静电检测电路104、和多个静电保护开关1071...107n(图中仅示出 二个)。静电检测电路104、和多个静电保护开关1071...107n构成静电保护 电路。在下述说明中，为了简明起见，将多个输入垫及及静电保护开关将仅 以二个输入垫1031和1032以及二个静电保护开关1071和1072为例来做说 明。

一般而言，各个输入垫1031至103n经由二极管及晶体管形成的放电电 路而耦接至静电检测电路104。通常，静电检测电路104包含放电电路及检 测电路。此处，放电电路相当于图1中所示的NMOS晶体管M4及二极管D3， 而检测电路主要由图1中所示的PMOS晶体管M3、耦接至晶体管M3的电阻R1、 及耦接至节点N1的电容P1所构成。依据本发明的一实施例，电容P1可由晶 体管所实现。需注意者，静电检测电路104中所有元件的耦接关系可参考图 1，在此不加以赘述。此外，静电检测电路亦有众多不同的实施方式，本发 明不局限于图1所示的静电检测电路104。