[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件和制造半导体器件、如金属氧化物半导体 (MOS)晶体管的方法。

背景技术

通过充分使用微细加工技术，随时间推移，就能够在实现缩小规 模的同时制造半导体器件，而没有降低其性能。这种趋势也存在于具 有高驱动性能的半导体元件中，因此通过充分使用微细加工技术来寻 求每单位面积的导通电阻的降低。但是，实际上，微细加工技术导致 的元件的小型化所引起的耐受电压的下降阻碍了驱动性能的进一步 增强。为了解决小型化与耐受电压之间的折衷，已经提出具有各种结 构的元件，并且在具有高耐受电压和高驱动性能的功率MOS场效应晶 体管(FET)领域，目前可将槽栅MOS晶体管指定为主流结构。

在具有高耐受电压和高驱动性能的双扩散MOS(CMOS)晶体管之 中，槽栅MOS晶体管具有最高的集成规模(例如参见JP 01-310576A)。

槽栅MOS晶体管作为元件本身呈现极优良的性能，但是，在与其 它半导体元件共同安装到芯片时是不利的，因为槽栅MOS晶体管具有 垂直MOS结构，其中电流沿衬底的深度方向流动，并且半导体衬底的 整个背面是电极。

发明内容

本发明的一个目的是提供具有低导通电阻的半导体器件，它能够 与其它半导体元件共同安装到芯片上。

(1)根据本发明，提供一种半导体器件，包括：第一导电类型 阱区，以任意深度在半导体衬底的表面上形成；多个槽区，以比第一 导电类型阱区的预定深度更小的深度形成；栅电极，经由栅绝缘膜设 置在多个槽区的每个的侧表面，并且使其与栅绝缘膜接触；第二导电 类型漏区，在多个槽区的每个的底部形成；第二导电类型源区，在半 导体衬底的表面的在多个槽区之间形成的区的一部分中形成；以及第 一导电类型高浓度区，在半导体衬底的表面的在多个槽区之间形成的 区的一部分中形成。

(2)根据条款(1)的半导体器件还包括在半导体衬底与第一导 电类型阱区之间形成以围绕第二导电类型漏区的第二导电类型低浓 度扩散区。

(3)根据本发明，提供一种制造半导体器件的方法，包括：在 半导体衬底上形成第一导电类型阱区；以比第一导电类型阱区的深度 更小的深度形成多个槽区；形成栅绝缘膜；形成栅电极膜；通过各向 异性蚀刻去除在多个槽区的每个的底部上形成的栅绝缘膜和栅电极 膜以及在多个槽区其中两个之间的半导体衬底的表面上形成的栅电 极膜和栅绝缘膜的一部分；形成层间绝缘膜；通过蚀刻去除在栅电极 膜上形成的层间绝缘膜的一部分、在多个槽区的每个的底部上形成的 层间绝缘膜的一部分以及在多个槽区其中两个之间的半导体衬底的 表面上形成的层间绝缘膜的一部分；形成金属膜；以及蚀刻金属膜的 一部分。

(4)制造根据条款(3)的制造半导体器件的方法还包括形成第 二导电类型低浓度扩散区。

(5)制造根据条款(3)的制造半导体器件的方法还包括执行外 延生长。

根据本发明，从槽内部抽出漏电极，因此可从半导体衬底表面提 取漏电极，由此可轻而易举地实现与其它半导体元件的芯片上安装。

附图说明

附图包括：

图1A和图1B是用于描述根据本发明的一个实施例的半导体器件 的结构的视图；

图2A至图2F是用于描述根据本发明的实施例制造半导体器件的 方法的视图；以及

图3是用于描述根据本发明的实施例的半导体器件的修改示例 的视图。

具体实施方式

(1)实施例概述

图1A和图1B示出根据本发明的一个实施例的半导体器件的结 构。图1A是顶视图，以及图1B是鸟瞰图，沿图1A的虚线部分切割。

多个槽区12在第一导电类型阱区2中形成，第一导电类型阱区 2在半导体衬底1上形成。源电极10具有与槽区12之间的衬底表面 上所形成的第二导电类型源区6的欧姆接触。与第二导电类型源区6 相邻地形成第一导电类型高浓度区11，它连同第二导电类型源区6 一起与源电极10对接接触，由此固定衬底电位。

第二导电类型漏区5在槽区12的底部形成，并且通过内埋于槽 区12中的漏电极9将电位引向衬底表面。