[发明专利]用于在多个时钟域之间提升确定性的技术

权利要求书

1.一种用于在多个时钟域之间提升确定性的装置，包括：

通用时钟脉冲发生器(UCPG)，用于接收具有多个不同频率和相位的多 个不同时钟信号，并且产生时钟脉冲，该时钟脉冲对于具有多个不同频率 和相位的所述多个不同时钟信号来说是公共的；

计数器，用于以与UCPG时钟脉冲成比例的频率从初始值计数到临界 值；

至少一个执行单元，作为所述计数器达到所述临界值的结果，所述至 少一个执行单元将被从暂停状态激活。

2.根据权利要求1所述的装置，其中，所述至少一个执行单元会将所 述计数器复位为所述初始值。

3.根据权利要求1所述的装置，其中，所述初始值是非零值，并且其 中，所述临界值是零值。

4.根据权利要求1所述的装置，其中，所述UCPG时钟脉冲的频率等 于所述计数器在计数过程中发生改变的频率。

5.根据权利要求1所述的装置，其中，还包括指令译码器、指令调度 器和指令引退单元。

6.一种用于在多个时钟域之间提升确定性的系统，包括：

存储器，其包括软件程序；

处理器，用于执行所述软件程序，其中，所述处理器具有至少一个执 行单元以及与多个功能相对应的多个时钟域；

用于在与所述多个时钟域有关的所述至少一个执行单元中提升确定性 的逻辑，所述逻辑包括计数器，所述计数器用于以与通用时钟脉冲相对应 的速率从初始状态计数到临界状态，其中，所述通用时钟脉冲是基于来自 所述多个时钟域的多个时钟而产生的。

7.根据权利要求6所述的系统，还包括周期性系统管理中断(PSMI)逻 辑，其用于帮助调试所述软件程序，其中，所述PSMI逻辑要根据所述确定 性逻辑而与所述多个时钟域同步。

8.根据权利要求7所述的系统，其中，所述处理器包括CPU、图形引 擎、存储器控制单元以及至少一个外设控制单元。

9.根据权利要求8所述的系统，还包括多个处理器。

10.根据权利要求9所述的系统，其中，所述多个处理器中的至少两 个处理器具有多个时钟域。

11.一种用于在多个时钟域之间提升确定性的方法，包括：

将计数器初始化为初始值；

暂停耦合到所述计数器的执行单元；

以与通用时钟脉冲发生器(UCPG)信号频率成比例的速率改变所述计数 器的值，其中，所述通用时钟脉冲发生器(UCPG)信号频率是基于具有多个 不同频率和相位的多个不同时钟信号而产生的；

在所述计数器达到临界值之后，激活所述执行单元。

12.根据权利要求11所述的方法，其中，所述执行单元使所述计数器 被置为初始值。

13.根据权利要求11所述的方法，其中，所述UCPG信号代表来自多 个时钟域的多个时钟信号。

14.根据权利要求11所述的方法，其中，通过在所述计数器的值达到 所述临界值之后产生中断信号来激活所述执行单元。

15.根据权利要求11所述的方法，其中，所述计数器的初始值是非零 值，并且所述临界值是零值。

16.一种用于在多个时钟域之间提升确定性的方法，包括：

在执行单元内执行多个指令；

对于多个指令，在确定性点产生周期性系统管理中断(PSMI)信号，其 中，所述确定性点是确定性逻辑将执行置于与来自多个时钟域的多个时钟 有关的已知状态的结果，其中，所述确定性逻辑包括计数器，所述计数器 用于当所述计数器达到临界值时使所述执行从暂停状态激活，其中，所述 计数器以与通用时钟脉冲相对应的速率计数到所述临界值，所述通用时钟 脉冲是基于来自所述多个时钟域的所述多个时钟而产生的。

17.根据权利要求16所述的方法，其中，所述计数器的初始值是大于 零的值，并且所述临界值是零。