[发明专利]用于在多个时钟域之间提升确定性的技术

说明书

技术领域

本发明的实施例总体上涉及信息处理领域，并且更具体地，涉及计算 机系统和微处理器内的时钟控制这一领域。

背景技术

随着更多的功能被集成到现代微处理器中，需要以不同的时钟频率、 相位等来对处理器内的各个功能单元进行操作(“时钟控制”)。随着在同一 处理器内具有了更多的时钟域，为了各种目的(诸如测试)来提升确定性也变 得更加复杂。一些测试技术可以使用周期性系统管理中断(PSMI)来一步一 步地执行运行在处理器上的程序、并且在程序中的各个点返回处理的结果。

PSMI是一种调试方法，通过该方法，在系统管理中断(或者叫SMI)周 期性地产生(频率上快到足以总能确保两个连续的中断出现在逻辑分析器缓 冲器中)的同时，逻辑分析器会在循环缓冲器中跟踪外部总线的活动。PSMI 处理机将内部处理器状态保存到存储器中，以使得之后能够在仿真器或处 理器的软件模型上重新构建该处理器的大部分内部状态，并且使用跟踪信 息来使程序缺陷重现。

典型地，PSMI依赖于处理资源(例如执行资源)与处理器内的其它事件 进行同步，以便得到由处理器所返回的确定性结果。随着由于例如更多的 功能被集成到同一处理器内而导致时钟域的数目增加，PSMI技术的使用也 变得更加困难。

附图说明

在附图中，以示例而非限制的方式示出了本发明的实施例，其中相似 的参考数字表示类似的元件，并且其中：

图1示出了其中可以使用本发明的至少一个实施例的微处理器的方框 图；

图2示出了其中可以使用本发明的至少一个实施例的共享总线计算机 系统的方框图；

图3示出了其中可以使用本发明的至少一个实施例的点对点互连计算 机系统的方框图；

图4示出了其中可以实现本发明的至少一个实施例的逻辑的方框图；

图5示出了可以用于执行本发明的至少一个实施例的操作的流程图。

具体实施方式

图1示出了一个微处理器，可以在该微处理器中使用本发明的至少一 个实施例。特别地，图1示出了微处理器100，其具有一个或多个处理器核 心105和110，每个核心分别具有至少一个非CPU功能单元107和113。图 1还示出了至少一个其它非CPU功能单元115，其可以执行其它不由功能 单元107和113所执行的操作。在一个实施例中，功能单元107、113和115 可以包括各种功能，诸如图形处理、存储器控制以及外设控制(例如音频、 视频、磁盘控制、数字信号处理等)。在一些实施例中，微处理器100还可 以包括其它未在图1中示出的逻辑，例如I/O控制。在一个实施例中，多处 理器系统中的每个微处理器或多核心处理器中的每个处理器核心可以包括 逻辑119或与之相关，该逻辑用于支持根据至少一个实施例的、用以在具 有多个时钟域的处理器中提升确定性(to promote determinism)的技术。根据 一个实施例，所述逻辑可以包括硬件电路，用以将一个或多个执行资源与 处理器内的一个或多个时钟或事件进行同步。在另一些实施例中，逻辑119 可以包括软件，用以帮助提升具有多个时钟域的处理器内的执行资源的确 定性。在另一些实施例中，可以使用硬件和软件的组合来执行本文描述的 确定性提升技术。

在一个实施例中，可以在集成电路之内或之外使用逻辑，以将具有多 个时钟域的处理器(这是因为该处理器中具有多种功能)内的执行资源置于 确定性状态，以便在诸如应用、操作系统、BIOS、固件等这样的软件程序 的改进、调试或优化过程中起帮助作用。例如，在一个实施例中，逻辑119 包括通用时钟脉冲发生器(UCPG)，其用于基于来自具有多个不同频率或相 位的多个不同时钟的公共时钟沿或事件来产生一个公共时钟脉冲。在一个 实施例中，UCPG的输出用于改变计数器的状态，当该计数器等于或超过 某一临界计数值时，该计数器使得执行资源开始处理与将被调试或优化的 程序相关的指令，以便将执行资源提升到如UCPG信号所示的与处理器内 的各个时钟有关的确定性状态。