[发明专利]适用于内存的电源管理电路

权利要求书

1.一种适用于内存的电源管理电路，所述电源管理电路包含：

第一外部电压电源侦测器，其设有第一电压门限值，当所述第一外部电压电源侦测器所接收的第一外部电压大于所述第一电压门限值时，所述第一外部电压电源侦测器产生第一控制信号；

第二外部电压电源侦测器，其设有第二电压门限值，当所述第二外部电压电源侦测器所接收的第二外部电压大于所述第二电压门限值时，所述第二外部电压电源侦测器产生第二控制信号；

第一内部电压电源侦测器，其耦接于所述第一外部电压电源侦测器，用以依据所述第一控制信号产生第三控制信号；

逻辑电路，其分别耦接于所述第二外部电压电源侦测器及所述第一内部电压电源侦测器，用以分别接收所述第二控制信号及所述第三控制信号，以产生第一使能信号；

电压控制电路，其分别耦接于所述逻辑电路及所述第一内部电压电源侦测器，用以依据所述第三控制信号而产生第二使能信号；

多个第一电泵，其耦接于所述逻辑电路，且多个所述第一电泵依据所述第一使能信号而进行开或关的动作；以及

至少一第二电泵，其耦接于所述电压控制电路，且至少一所述第二电泵依据所述第二使能信号而进行开或关的动作。

2.根据权利要求1所述的电源管理电路，其中，所述第二电压门限值大于所述第一电压门限值。

3.根据权利要求1所述的电源管理电路，其中，所述逻辑电路包含闩锁组件及与所述闩锁组件电性连接的多个逻辑门。

4.根据权利要求3所述的电源管理电路，其中，来自所述逻辑电路的所述第一使能信号是由所述闩锁组件进行数据闩锁后再经由多个所述逻辑门进行多次逻辑运算而产生的。

5.根据权利要求3所述的电源管理电路，其中，所述闩锁组件为SR闩锁或NAND闩锁。

6.根据权利要求3所述的电源管理电路，其中，多个所述逻辑门包含非门、或门及与门。

7.根据权利要求6所述的电源管理电路，其中，所述或门的输入端接收供给电压稳定信号以进行或运算。

8.根据权利要求1所述的电源管理电路，其中，当所述内存处于快速电源启动期间时，由所述第二外部电压电源侦测器所产生的具高逻辑状态的所述第二控制信号的时间早于由所述第一内部电压电源侦测器所产生的具高逻辑状态的所述第三控制信号的时间。

9.根据权利要求1所述的电源管理电路，其中，当所述内存处于低速电源启动期间时，由所述第一内部电压电源侦测器所产生的具高逻辑状态的所述第三控制信号的时间早于由所述第二外部电压电源侦测器所产生的具高逻辑状态的所述第二控制信号的时间。

10.一种适用于内存的电源管理电路，所述电源管理电路包含：

第一外部电压电源侦测器，其设有第一电压门限值，当所述第一外部电压电源侦测器所接收的外部电压大于所述第一电压门限值，所述第一外部电压电源侦测器产生第一控制信号；

第二外部电压电源侦测器，其设有第二电压门限值，当所述第二外部电压电源侦测器所接收的第二外部电压大于所述第二电压门限值时，所述第二外部电压电源侦测器产生第二控制信号；

延迟单元，其耦接于所述第一外部电压电源侦测器，用以对所述第一控制信号进行预定时间延迟以产生第三控制信号；

逻辑电路，其分别耦接于所述第二外部电压电源侦测器及所述延迟单元，用以分别接收所述第二控制信号及所述第三控制信号，以产生第一使能信号；

第一内部电压电源侦测器，其配置在所述第一外部电压电源侦测器及所述延迟单元之间，用以依据所述第一控制信号而产生第四控制信号；

电压控制电路，其耦接于所述第一内部电压电源侦测器，用以依据所述第四控制信号而产生第二使能信号；

多个第一电泵，其耦接于所述逻辑电路，且多个所述第一电泵依据所述第一使能信号而进行开或关的动作；以及

至少一第二电泵，其耦接于所述电压控制电路，且至少一所述第二电泵依据所述第二使能信号而进行开或关的动作。

11.根据权利要求10所述的电源管理电路，其中，所述第二电压门限值大于所述第一电压门限值。

12.根据权利要求10所述的电源管理电路，其中，所述延迟单元为逻辑门。