[发明专利]适用于内存的电源管理电路

说明书

技术领域

本发明涉及一种电源管理电路，尤指一种适用于内存的电源管理电路。

背景技术

内存，也称为存储器(data storage)。它是一种利用半导体技术做成的电子装置，用来存储数字数据。特定地，内存可以根据存储能力与电源的关系分为以下两类，挥发性内存(Volatile memory)及非挥发性内存。以下说明挥发性内存，挥发性内存是指的是当电源供应中断后，内存所存储的数据便会消失的内存。挥发性内存主要有以下类型：动态随机存取内存(Dynamic random access memory，DRAM)及静态随机存取内存(Staticrandom access memory，SRAM)。

承上所述，动态随机存取内存是一种半导体内存，主要作用原理是利用电容内存储电荷的多少来代表一个二进制位(bit)是1还是0。由于在现实中电容会有漏电的现象，导致电位差不足而使记忆消失，因此除非电容经常周期性地充电，否则无法确保记忆长存，由于这种需要定时刷新的特性，因此被称为“动态”内存。相对来说，“静态”随机存取内存只要存入数据后，即使不刷新也不会遗失记忆。动态随机存取内存与大部分的随机存取内存(RAM)一样，由于存在DRAM中的数据会在电力切断以后立刻消失，因此它属于一种挥发性内存设备。

所知悉地，充电对于在该DRAM内数百万颗具电容性的电子组件(capacitive component)也是很重要的，所以，对于DRAM处于电源启动期间(power-on)，电源启动也代表外部电压对DRAM内的这些电子组件进行充电，在该DRAM内数百万颗具电容性的电子组件所需的电压会从0伏电压值(代表未充电时)同步地拉升至预定的电压值(如1.3伏特)，这时，该DRAM会消耗电流，如图1所示，此图为该DRAM在电源启动期间，外部电压与该DRAM消耗电流的波形图。需了解地，在电压-电流的波形图中，DRAM电流的变化量的最高数值称之为尖峰电流(peakcurrent)。

不幸地，当该DRAM存有尖峰电流现象，若此尖峰电流的数值超过系统所默认的最大负荷电流的数值时，会导致该系统开机失败。因此，针对这一缺失，目前已有一种用来减少尖峰电流的电源启动电路(power-on)。

如图2所示，该图为根据尖峰电流的缺陷所提出的电源启动电路。这一电源启动电路的技术特征在于：依序地对该DRAM内的这些电子组件进行开/关动作以减少尖峰电流。而由图2可知，该电源启动电路2包含外部电压电源侦测器21(Vext power-on detector)、内部电压电源侦测器22(Vint power-on detector)、电压控制电路(Vpp control circuit)23及用于拉升电压值的多个电泵24(pump)，在本实施例以4个电泵为例，以下为熟知的DRAM在快速启动(fast power-on)时的运作情况。

在外部电压A施加至该外部电压电源侦测器21期间，若该外部电压A超过其内所设定的第一临界电压时(假设为1V时)，则该外部电压电源侦测器21产生具高逻辑状态(logical H)的第一控制信号inite_n，而与该外部电压电源侦测器21电性地耦接的该内部电压电源侦测器22(其内所设定的第二临界电压为1V)接收来自该外部电压电源侦测器21的具高逻辑状态(logical H)的该第一控制信号inite_n，此时该内部电压电源侦测器22则产生代表内部电路能运作的具高逻辑状态的第二控制信号on_vint，需注意地，该第一控制信号inite_n呈高逻辑状态的时间与该第二控制信号on_vint呈高逻辑状态的时间会相差一预定延迟时间，该预定延迟时间大约为1us。持续地，与该内部电压电源侦测器22电性地耦接的该电压控制电路23接收来自该内部电压电源侦测器22的具高逻辑状态的该第二控制信号on_vint后产生使能信号run_vpp。