[发明专利]用于实现双向数据总线的可编程输入/输出结构和方法

权利要求书

1.一种用于集成电路的具有驱动器阻抗和端接阻抗的组合可编程输入 和输出装置，包括：

a.固定部分，该固定部分具有固定阻抗；

b.耦合到所述固定部分的可编程部分，该可编程部分具有可编程阻抗 并且包括：

i.多个上拉器件；和

ii.相等数量的多个下拉器件；

c.第一电路，用于确定从组合输入／输出端口测得的驱动器阻抗，所述 第一电路包括用于形成驱动器阻抗的使能码的N个上拉器件和N个下拉器 件；以及

d.第二电路，用于确定从所述组合输入／输出端口测得的端接阻抗，所 述第二电路包括用于形成端接阻抗的使能码的M个上拉器件和M个下拉 器件，其中M不等于N。

2.如权利要求1所述的组合可编程输入和输出装置，其中，所述第一 电路的所述N个上拉器件和N个下拉器件耦合到所述可编程部分中的N 个上拉器件和N个下拉器件以形成所需的驱动器阻抗，并且所述第二电路 的所述M个上拉器件和M个下拉器件耦合到所述可编程部分中的M个上 拉器件和M个下拉器件以形成所需的端接阻抗。

3.如权利要求1所述的组合可编程输入和输出装置，其中，所述可编 程部分中的所述多个上拉器件和所述多个下拉器件被加权以使得存在最大 强度的上拉和下拉器件、最小强度的上拉和下拉器件以及强度的范围，其 中器件的强度与其阻抗成反比。

4.如权利要求3所述的组合可编程输入和输出装置，其中，所述强度 的范围是通过驱动器模式和端接模式之间的所需阻抗比来确定的。

5.如权利要求3所述的组合可编程输入和输出装置，其中，所述N个 上拉器件和N个下拉器件耦合到所述可编程部分中具有最大强度的N个上 拉器件和N个下拉器件，并且所述M个上拉器件和M个下拉器件耦合到 所述可编程部分中具有最小强度的M个上拉器件和M个下拉器件。

6.如权利要求5所述的组合可编程输入和输出装置，其中，所述可编 程部分还包括强度大于所述多个上拉器件中的所述最大强度的上拉器件的 另外两个上拉器件和强度大于所述多个下拉器件中的所述最大强度的下拉 器件的另外两个下拉器件。

7.如权利要求5所述的组合可编程输入和输出装置，其中，所述可编 程部分还包括强度小于所述多个上拉器件中的所述最小强度的上拉器件的 另外两个上拉器件和强度小于所述多个下拉器件中的所述最小强度的下拉 器件的另外两个下拉器件。

8.如权利要求1所述的组合可编程输入和输出装置，其中，所述多个 上拉器件和所述多个下拉器件被二进制加权，从而具有最高强度的上拉器 件、最低强度的上拉器件、最高强度的下拉器件和最低强度的下拉器件， 其中器件的强度与其阻抗成反比。

9.如权利要求8所述的组合可编程输入和输出装置，其中，所述可编 程部分的阻抗被参考至少一个外部电阻性元件。

10.如权利要求8所述的组合可编程输入和输出装置，其中，所述固 定部分的阻抗被参考至少一个外部电阻性元件。

11.如权利要求8所述的组合可编程输入和输出装置，其中，所述固 定部分包括第一上拉器件、第一下拉器件、第二上拉器件和第二下拉器 件，其中所述第一上拉器件和第一下拉器件的强度比所述第二上拉器件和 第二下拉器件的强度大预定比率。

12.如权利要求11所述的组合可编程输入和输出装置，其中，所述预 定比率是通过所述驱动器阻抗和所述端接阻抗的所需比率来确定的。

13.如权利要求8所述的组合可编程输入和输出装置，其中，所述固 定部分包括第一上拉器件、第一下拉器件、第二上拉器件和第二下拉器 件，其中，所述第二上拉器件和第二下拉器件的强度比所述可编程部分中 的第一上拉器件和第一下拉器件的强度大预定比率。

14.如权利要求11或13所述的组合可编程输入和输出装置，其中， 所述预定比率是通过所需的阻抗分辨率精度来确定的。