[发明专利]多栅型场效应晶体管及其制造方法

说明书

技术领域

本发明涉及多栅型场效应晶体管及其制造方法。

背景技术

LSI的高度集成化和高性能化通过作为其基本结构元件的场效应晶体管(FET)的微细化和与此相伴随的性能提高而实现。FET的性能由接通(on)动作时的驱动电流有多大和截止(off)时的沟道的泄漏电流有多小来决定。根据国际半导体路线图，在45nm时代以后为了实现大驱动电流和小泄漏电流必须使用多种突破性的技术。

关于泄漏电流的降低，由于对短沟道效应的耐受力高，沟道区被完全耗尽的FD(Fully-Depleted)器件作为下一代的基本元件结构备受期待，其中引人注目的是多栅型场效应晶体管。与例如专利文献1中所示的那样的单栅型场效应晶体管不同，该单多栅型场效应晶体管中只用在沟道表面上形成的栅电极从一个方向控制沟道内的电势，多栅型场效应晶体管具有由栅电极包围微小的沟道区的结构。该结构的优点是，可以使沟道区的电势的控制性提高，抑制因器件的短沟道化造成的电势壁垒的下降，降低截止时的泄漏电流。

在此，重要的是器件的阈值控制。与块体(bulk)型的器件相比，FD器件的一个特征在于生成反转电荷的电压低。因此，如果在FD器件中使用现有的栅电极材料，则截止状态(0伏)下的泄漏电流过大，需要新的栅电极材料。现在，作为其候补可以举出：作为栅电极使用金属本身的类型(金属栅)、和使用金属与半导体的化合物(半导体是硅时称为硅化物)的类型(硅化物栅)。

<专利文献1>日本特开2005-86024号公报

发明内容

(发明要解决的问题)

在立体形多栅场效应晶体管中使用该金属栅和硅化物栅时存在各种制造工艺上的问题。尤其是，问题在于金属污染。为了实现极微细的栅长(gate length)，在栅电极加工前的光刻中必须是十分平坦的表面。但是，存在这样的担心：如果在金属栅、硅化物中所用的金属进入母体半导体(硅等)和栅绝缘膜，则会成为载流子的生成再结合的中心、电荷捕获或泄漏电流的途径，由此器件的性能会大大劣化。因此，对于金属栅电极、硅化物电极，不能用CMP(化学机械抛光)直接平坦化。而且，在使栅电极变成硅化物时自然氧化膜的存在是不利的，但在现有的制造方法中不能去除该自然氧化膜。

本发明正是考虑上述情况而提出的，其目的在于提供即使进行平坦化工序也能防止金属污染的多栅型场效应晶体管及其制造方法。

(用来解决问题的手段)

根据本发明的第一方式的多栅型场效应晶体管的制造方法，其特征在于包括：在衬底上并列形成多个半导体层的工序；在上述多个半导体层的上表面上分别形成保护膜的工序；在上述多个半导体层的每一个上形成覆盖各半导体层的两侧面、上述保护膜的两侧面和上表面的第一绝缘层的工序；在整个表面上形成第一层间绝缘膜，通过对上述第一层间绝缘膜进行平坦化而使上述第一绝缘层的各上表面露出的工序；通过分别选择性地除去上述第一绝缘层，在除去了上述第一绝缘层的位置形成多个孔穴的工序；在多个上述孔穴内的上述半导体层的两侧面形成栅绝缘膜的工序；在整个表面上堆积第一多晶硅膜以填埋多个上述孔穴的工序；通过对上述第一多晶硅膜进行平坦化而使上述第一层间绝缘膜的上表面露出，并且把上述第一多晶硅膜分离成多个第二多晶硅膜的工序；在多个上述第二多晶硅膜上形成栅电极形状的掩模的工序；用上述掩模对多个上述第二多晶硅膜进行构图的工序；在栅长方向上夹着构图了的多个上述第二多晶硅膜形成由绝缘体构成的侧壁的工序；用上述掩模和上述侧壁对上述保护膜进行构图，选择性地露出多个上述半导体层的上表面的工序；向选择性地露出的多个半导体层注入杂质，形成源/漏区的工序；除去上述掩模，露出多个上述第二多晶硅膜的上表面的工序；使上表面被露出的多个上述第二多晶硅膜分别变成硅化物的工序；在整个表面上形成第二层间绝缘膜，在上述第二层间绝缘膜中形成通到每一个上述硅化物的开口，通过填埋上述开口形成与每一个上述硅化物共同连接的金属的连接部的工序；以及形成与上述连接部连接的布线的工序。