[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，其特征在于，具备：

N沟道型自旋FET(SN1)，在其源端以及漏端间具有取高电阻 状态和低电阻状态之一的磁隧道结或半导体-磁性体结，在栅端输入 输入信号，在源端施加第一电源电位，漏端与输出端相连接；

P沟道型FET(P1)，在其栅端输入时钟信号，在源端施加比 上述第一电源电位高的第二电源电位，漏端与上述输出端相连接；

后级电路(12)，其输入端与上述输出端相连接；以及

控制电路(11)，无论上述N沟道型自旋FET是高电阻状态还 是低电阻状态，都通过使上述P沟道型FET(P1)导通并且使上述N 沟道型自旋FET(SN1)截止而开始上述输出端的充电，通过使上述 P沟道型FET(P1)和上述N沟道型自旋FET(SN1)截止而结束上 述输出端的充电，并在上述充电结束后将上述输入信号输入到上述N 沟道型自旋FET(SN1)的栅端，

上述P沟道型FET(P1)的栅极和上述N沟道型自旋FET(SN1) 的栅极是彼此独立的，

上述输入信号和上述时钟信号彼此不同。

2.根据权利要求1所述的半导体集成电路，其特征在于，上述 输入信号具有低电平和高电平，在上述充电过程中上述输入信号设置 上述低电平，并且在上述充电结束后上述输入信号设置上述低电平和 上述高电平中的一个。

3.根据权利要求1所述的半导体集成电路，其特征在于，还具 备连接在上述第一电源电位与上述N沟道型自旋FET的源端之间、 在栅端输入上述时钟信号的N沟道型FET(N1)，其中，

上述控制电路(11)在开始了上述充电之后将上述输入信号提供 给上述N沟道型自旋FET(SN1)的栅端。

4.根据权利要求1所述的半导体集成电路，其特征在于，还具 备用于改变上述磁隧道结或上述半导体-磁性体结的电阻值的写入 电路(DS1、DS2)。

5.根据权利要求1所述的半导体集成电路，其特征在于，上述 后级电路(12)是利用上述时钟信号控制的钟控反相器。

6.一种半导体集成电路，其特征在于，具备：

串联连接体(14)，其中取高电阻状态和低电阻状态之一的电阻 变化元件(13)以及在栅端输入输入信号的N沟道型FET(TN1)被 相互串联连接，在该串联连接体(14)的一端施加第一电源电位，其 另一端与输出端相连接；

P沟道型FET(P1)，在其栅端输入时钟信号，在源端施加比 上述第一电源电位高的第二电源电位，漏端与上述输出端相连接；

后级电路(12)，其输入端与上述输出端相连接；以及

控制电路(11)，无论上述电阻变化元件是高电阻状态还是低电 阻状态，都通过使上述P沟道型FET(P1)导通并且使上述N沟道 型自旋FET(SN1)截止而开始上述输出端的充电，通过使上述P沟 道型FET(P1)和上述N沟道型自旋FET(SN1)截止而结束上述 输出端的充电，并在上述充电结束后将上述输入信号输入到上述N沟 道型FET(TN1)的栅端，

上述P沟道型FET(P1)的栅极和上述N沟道型FET(TN1) 的栅极是彼此独立的，

上述输入信号和上述时钟信号彼此不同。

7.根据权利要求6所述的半导体集成电路，其特征在于，上述 输入信号具有低电平和高电平，在上述充电过程中上述输入信号设置 上述低电平，并且在上述充电结束后上述输入信号设置上述低电平和 上述高电平中的一个。

8.根据权利要求6所述的半导体集成电路，其特征在于，还具 备连接在上述第一电源电位与上述串联连接体的一端之间、在栅端输 入上述时钟信号的N沟道型晶体管(N1)，其中，

上述控制电路(11)在开始了上述充电之后将上述输入信号提供 给上述N沟道型FET(TN1)的栅端。

9.根据权利要求6所述的半导体集成电路，其特征在于，还具 备用于改变上述电阻变化元件(13)的电阻值的写入电路(DS1、DS2)。