[发明专利]半导体集成电路

说明书

(相关申请的交差引用)

本申请基于2008年3月27日提交的在先日本专利申请 2008-84937并要求享受其优先权。在此引用并将其全部内容合并于 此。

技术领域

本发明涉及一种能够实现可重新配置的逻辑电路的半导体集成 电路。

背景技术

近年来，正在积极进行着希望同时利用电子作为电荷的性质和作 为自旋的性质来实现新的器件的研究。作为其中之一的自旋晶体管具 有利用形成在源端与漏端之间的磁隧道结的电阻值来控制输出特性 的特征(例如参照S.Sugahara and M.Tanaka，Appl.Phys.Lett.84， 2307(2004))。

利用该自旋晶体管可以实现可重新配置的逻辑电路(例如参照 T.Matsuno，S.Sugahara，and M.Tanaka，Jpn.J.Appl.Phys.43， 6032(2004))。

利用自旋晶体管的可重新配置的逻辑电路与利用静态随机访问 存储器(SRAM)的可重新配置的逻辑电路不同，可以非易失性地存 储数据，所以一旦进行了编程，则再起动时无需再次进行编程。

另外，自旋晶体管由于可以高速改写，所以适用于可重新配置的 逻辑电路。

但是，在以往的利用了自旋晶体管的可重新配置的逻辑电路中， 有在通常动作时发生的贯通电流大，逻辑电路的功耗也随之变大的问 题。

发明内容

根据本发明的一个方面，提供一种半导体集成电路，具备：N沟 道型自旋FET，在源端与漏端间具有取高电阻状态和低电阻状态之一 的磁隧道结或半导体-磁性体结，输入信号被输入于栅端，第一电源 电位被施加于源端，漏端与输出端相连接；P沟道型FET，时钟信号 被输入于栅端，对源端施加比上述第一电源电位高的第二电源电位， 漏端与上述输出端相连接；后级电路(subsequent circuit)，其输入 端与上述输出端相连接；以及控制电路，在使上述P沟道型FET导 通而开始了上述输出端的充电之后使上述P沟道型FET截止而结束 上述充电，并将上述输入信号提供给上述N沟道型自旋FET的栅端。

根据本发明的一个方面，提供一种半导体集成电路，具备：串联 连接体，其中取高电阻状态以及低电阻状态之一的电阻变化元件和输 入信号被输入于栅端的N沟道型FET被相互串联连接，该串联连接 体的一端被施加第一电源电位，其另一端与输出端相连接；向栅端输 入时钟信号，向源端施加比上述第一电源电位高的第二电源电位，向 漏端连接上述输出端的P沟道型FET；后级电路(subsequent circuit)， 其输入端与上述输出端相连接；以及控制电路，在使上述P沟道型 FET导通而开始了上述输出端的充电之后使上述P沟道型FET截止 而结束上述充电，并将上述输入信号提供给上述N沟道型FET的栅 端。

根据本发明的一个方面，提供一种半导体集成电路，具备：N 沟道型自旋FET，在源端与漏端间具有取高电阻状态和低电阻状态之 一的磁隧道结或半导体-磁性体结，时钟信号被输入于栅端，第一电 源电位被施加于源端；P沟道型FET，上述时钟信号被输入于栅端， 对源端施加比上述第一电源电位高的第二电源电位，漏端与上述输出 端相连接；逻辑电路，连接在上述N沟道型自旋FET的漏端与上述 输出端之间；以及后级电路(subsequent circuit)，其输入端与上述 输出端相连接，其中，在上述高电阻状态时不向上述输出端输出上述 逻辑电路的输出信号，在上述低电阻状态时向上述输出端输出上述逻 辑电路的输出信号。

根据本发明的一个方面，提供一种半导体集成电路，其特征在于， 具备：串联连接体，其中取高电阻状态以及低电阻状态之一的电阻变 化元件和时钟信号被输入于栅端的N沟道型FET被相互串联连接， 该串联连接体的一端被施加第一电源电位；向栅端输入上述时钟信 号，向源端施加比上述第一电源电位高的第二电源电位，向漏端连接 输出端的P沟道型FET；逻辑电路，连接在上述上述串联连接体的另 一端与上述输出端之间；以及后级电路(subsequent circuit)，其输 入端与上述输出端相连接；其中，在上述高电阻状态时不向上述输出 端输出上述逻辑电路的输出信号，在上述低电阻状态时向上述输出端 输出上述逻辑电路的输出信号。

附图说明

图1是第一实施例的半导体集成电路的图。