[发明专利]半导体器件的安装结构体及使用安装结构体的电子设备

说明书

技术领域

本发明涉及一种半导体器件的安装结构体，尤其涉及将多个半导 体器件安装结构体层叠而安装的三维安装型的安装结构体。并且涉及 使用这些安装结构体的电子设备。

背景技术

随着电子设备的高功能化，带来部件的增加，设备的小型化及薄 型化的发展，随之半导体封装也要求小型化、薄型化。其中，作为适 用于具有小型化要求的移动设备上的半导体封装，例如可以列举如专 利文献1中记载的被称为BGA(Ball Grid Array，球栅阵列)或CSP (Chip Size Package，芯片尺寸封装)的封装的底面作为连接端子将焊 锡球配置成格子状的如图5所示的封装，因其占据区域窄，能够配置 更多端子，因此被广泛使用。在图5中，110是半导体器件，112是基 板，114是半导体芯片，116是凸点，118是结构物，120是粘接剂， 122是底层树脂，124是凸球，126是凹陷部，128是间隙。

近几年，进一步开发了在一个半导体封装中内置多个半导体芯片 的芯片堆栈型的半导体封装，其特别在移动设备中，成为必须的封装。

另外，在半导体封装上内置多个芯片时，在半导体芯片不是进行 过充分检查的合格的半导体芯片的情况下，或在组合了不能确保高成 品率的半导体芯片的情况下，封装后的成品率急剧恶化，因此高成本 成为问题。

并且，在组合的半导体芯片由其他公司供货的情况下，由于半导 体芯片的状态很难得到与半导体封装同等的质量保证，所以无法期望 高成品率，并且有必要实施用于品质保证的单独检查，从而有必要进 行检查设备的引进、检查程序的开发等，因此成为成本增加的主要原 因。

因此，如图6所示，本申请人提出了一种封装堆栈型半导体封装， 其将半导体芯片分别进行封装化，将这些封装分别检查后层叠(专利 文献2)。在图6中，101是半导体芯片，102是热塑性树脂，103是 绝缘性树脂，104是导体，105是电极垫，106是平板，108是焊锡凸 点，109是主板，110是布线图案，111是软质内插基板。

专利文献1：日本专利第3395164号公报

专利文献2：日本特开2004-146751号公报

发明内容

但是，即使在这种情况下，也不能解决半导体芯片由其他公司供 货时无法得到与半导体封装同等的质量保证的问题，因此半导体芯片 的可用性、低成本化的问题依然存在。

因此，不将引起高成本的半导体芯片构成为能够以封装的状态层 叠的封装，而将普通的半导体器件、质量有保障的市场上出售的半导 体封装作为“能够层叠封装的封装(安装结构体)”而重构 (Reconstruction)。但是根据本发明人们的观点，在外部端子采用焊 锡凸点的半导体器件中，存在很难确保焊锡凸点所需的平坦度的问题。

此外，作为用于解决该问题的一个方法，申请人在2007年9月 19日申请的日本特愿2007-242396中，提出了一种挠性电路基板在最 外部焊锡球的外侧区域弯曲的半导体器件。

在本发明的第1方面，安装结构体将作为外部端子具有焊锡凸点 的一个或多个半导体器件，用形成有布线的具有挠性的布线基板(以 下，称为“挠性布线基板”)包覆，并且在半导体器件的外部端子形 成面一侧及外部端子形成面一侧的表背相反面一侧这两侧具有外部电 极，在挠性布线基板上，形成有至少一层布线层，所述安装结构体还 包括支撑体，支撑体构成为包围半导体器件的侧面及外部端子形成面 的表背相反面，并且从半导体器件的侧面朝外部端子形成面一侧方向 突出。

并且，优选的是，上述支撑体从半导体器件的侧面突出的长度， 与在没有支撑体的情况下通过回流法将半导体器件和挠性布线基板熔 融接合的状态下、焊锡凸点的高度相同，或比该高度稍大。

并且，优选的是，上述支撑体对半导体器件上外部端子形成面的 表背相反面进行包围的部分的至少一部分，与挠性布线基板粘接固定。

并且，优选的是，上述支撑体对半导体器件侧面进行包围的部分 的至少一部分，与挠性布线基板粘接固定。

并且，优选的是，在挠性布线基板的内侧的表面配置有用于与支 撑体粘接固定的粘接层，支撑体从半导体器件的侧面突出的长度，与 在没有支撑体的情况下通过回流法将半导体器件与挠性布线基板熔融 接合的状态下、从半导体器件的焊锡凸点搭载面到粘接层的距离相等， 或者比该距离稍大。