[发明专利]半导体集成电路

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及具有隔着预定间隔而配置有单布线宽度的布线的束布线的半导体集成电路。

背景技术

半导体集成电路中的布线按照预定的设计规则而配置，当布线为多层布线结构时，经由通孔对布线层间进行电连接。在这种多层布线结构中，为了减少电压降的影响，电源布线及接地布线一般使用比信号布线的宽度宽的布线(粗布线)，或者使用如下的束布线，隔着预定间隔而平行配置有与信号布线的宽度大致相同的单布线宽度的布线。另外，在电源布线有不同电位的两种电源布线(VDD线、VSS线)的情况下，进行交替配置(例如，参照专利文献1及图3)。

专利文献1：日本特开2005-259913号公报

专利文献2：日本特开2003-141200号公报

对图3(A)的粗布线型的情况而言，由于布线间隔大，因此几乎不会违反布线层间的通孔150、160的密度的设计规则，但是，对图3(B)的束布线型的情况而言，由于束布线210、220、230、240处的布线间隔小，因此容易违反布线层间的通孔251、261的密度的设计规则。为了避免违反设计规则，需要扩大布线211、221、231、241的宽度及布线间隔，但是如果这样做，就会导致集成度的降低及芯片面积的增加。

作为抑制由于如图3(B)的束布线型所示被分割的布线的间隔扩大而导致面积增大的技术，已公开有一种半导体集成电路的配置设计方法，即将位置关系彼此交叉的布线分割为布线交叉部和其它部分的区域，对各区域插入狭缝(参照专利文献2)。但是，根据该技术，为了遵守设计规则，不得不增大布线交叉部的面积。如果布线交叉部的面积大，则用于形成束布线间的信号布线的区域变小，从而降低信号布线的布线自由度。如果要确保信号布线的布线自由度，就有可能导致集成度的降低及芯片面积的增加。

发明内容

本发明的主要目的在于，即使在使用束布线的情况下，也不引起集成度的降低及芯片面积的增加，能够避免违反通孔密度的设计规则。

根据本发明的第一方面，一种半导体集成电路，其特征在于，具有电源布线，在交替配置有单布线宽度且不同电位的布线的束布线之间立体交叉的区域，各所述束布线中相同电位的布线之间经由通孔电连接，在配置于同一层上的相邻的所述束布线之间，具有用于形成信号布线的信号布线形成区域。

根据本发明，作为电源布线使用交替配置有单布线宽度且不同电位的布线的束布线，从而相同电位的布线交叉的部隔着一根布线而存在，因此即使在使用束布线的情况下，也不引起集成度的降低及芯片面积的增加，能够避免违反通孔密度的设计规则。

附图说明

图1是示意性地表示本发明实施例1的半导体集成电路的布线结构的(A)局部俯视图以及(B)立体交叉区域的放大俯视图。

图2是示意性地表示本发明实施例1的半导体集成电路的布线结构的(A)W-W’间的剖视图、(B)X-X’间的剖视图、(C)Y-Y’间的剖视图、(D)Z-Z’间的剖视图。

图3是示意性地表示现有例的半导体集成电路的布线结构的(A)粗布线型的局部俯视图以及(B)束布线型的局部俯视图。

具体实施方式

在本发明实施方式的半导体集成电路中，具有电源布线，在交替地配置有单布线宽度且不同电位的布线(图1的11、12、21、22)的束布线(图1的10、20)之间立体交叉的区域(图1的40)，各所述束布线(图1的10、20)中相同电位的布线之间(图1的11-21之间、12-22之间)经由通孔(图1的41、42)电连接，在配置于同一层上的相邻的所述束布线之间(图1的10-10之间、20-20之间)，具有用于形成信号布线(图1的31、32)的信号布线形成区域(图1的30)。

实施例1

使用附图说明本发明实施例1的半导体集成电路。图1是示意性地表示本发明实施例1的半导体集成电路的布线结构的(A)局部俯视图以及(B)立体交叉区域的放大俯视图。图2是示意性地表示本发明实施例1的半导体集成电路的布线结构的(A)W-W’间的剖视图、(B)X-X’间的剖视图、(C)Y-Y’间的剖视图、(D)Z-Z’间的剖视图。另外，图1和图2中省略绝缘层。