[发明专利]高可靠度栅极驱动电路

权利要求书

1.一种高可靠度栅极驱动电路，用来提供多个栅极信号以驱动具有多个栅极线的一画素数组，该栅极驱动电路包含：

一第一移位缓存器模块，包含多级奇排序移位缓存器，每一级奇排序移位缓存器是用以根据一第一时脉与反相于该第一时脉的一第二时脉，产生该些栅极信号的一对应栅极信号，并将其馈入至该些栅极线的一对应奇排序栅极线；以及

其中，一级奇排序移位缓存器包含一第一下拉模块，该第一下拉模块耦接至一第一控制信号以及一低电源，用以根据该第一控制信号与第二时脉将该级栅极信号下拉至该低电源电压，并使该级奇排序移位缓存器另用以下拉所述栅极线的至少一偶排序栅极线或相异于该对应奇排序栅极线的至少一奇排序栅极线的栅极信号；以及

一第二移位缓存器模块，包含多级偶排序移位缓存器，每一级偶排序移位缓存器是用以根据一第三时脉与反相于该第三时脉的一第四时脉，产生该些栅极信号的一对应栅极信号，并将其馈入至该些栅极线的一对应偶排序栅极线；以及

其中，一级偶排序移位缓存器包含一第二下拉模块，该第二下拉模块耦接至一第二控制信号以及一低电源，用以根据该第二控制信号与第四时脉将该级栅极信号下拉至该低电源电压，并使该级偶排序移位缓存器另用以下拉所述栅极线的至少一奇排序栅极线或相异于该对应偶排序栅极线的至少一偶排序栅极线的栅极信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，该些级奇排序移位缓存器的一第N级移位缓存器包含：

一上拉单元，电连接于该些栅极线的一第N栅极线，用以根据一驱动控制电压及该第一时脉将该些栅极信号的一第N栅极信号上拉至一高准位电压，其中该第N栅极线是用以传输该第N栅极信号；

一输入单元，用以接收该些级奇排序移位缓存器的一第(N-2)级移位缓存器所产生的一第(N-2)栅极信号；

一储能单元，电连接于该上拉单元及该输入单元，用来根据该第(N-2)栅极信号执行一充电程序以提供该驱动控制电压至该上拉单元；

一第一放电单元，电连接于该储能单元，用以根据该第一控制信号将该驱动控制电压下拉至一低电源电压；

一第二放电单元，电连接于该储能单元，用以根据该些级奇排序移位缓存器的一第(N+2)级移位缓存器所产生的一第(N+2)栅极信号，将该驱动控制电压下拉至该低电源电压；

一下拉模块，用以根据该第一控制信号与该第二时脉将该第N栅极信号下拉至该低电源电压，该下拉模块另用以根据该第一控制信号将至少一偶排序栅极线或相异于该第N栅极线的至少一奇排序栅极线的栅极信号下拉至该低电源电压；以及

一控制单元，电连接于该储能单元、该第一放电单元与该下拉模块，用以根据该驱动控制电压与该第一时脉产生该第一控制信号；

其中N为一正奇数。

3.根据权利要求2所述的栅极驱动电路，其特征在于，该储能单元包含一电容，该上拉单元包含一晶体管，该晶体管包含：

一第一端，用以接收该第一时脉；

一栅极端，电连接于该电容以接收该驱动控制电压；以及

一第二端，电连接于该第N栅极线。

4.根据权利要求2所述的栅极驱动电路，其特征在于，该输入单元包含一晶体管，该晶体管包含：

一第一端，电连接于该第(N-2)级移位缓存器以接收该第(N-2)栅极信号； 

一栅极端，电连接于该第一端；以及

一第二端，电连接于该储能单元。

5.根据权利要求2所述的栅极驱动电路，其特征在于，该第一放电单元包含一晶体管，该晶体管包含：

一第一端，电连接于该储能单元；

一栅极端，电连接于该控制单元以接收该第一控制信号；以及

一第二端，用以接收该低电源电压。

6.根据权利要求2所述的栅极驱动电路，其特征在于，该第二放电单元包含一晶体管，该晶体管包含：

一第一端，电连接于该储能单元；

一栅极端，电连接于该第(N+2)级移位缓存器以接收该第(N+2)栅极信号；以及

一第二端，用以接收该低电源电压。