[发明专利]高可靠度栅极驱动电路

说明书

【技术领域】

本发明是有关于一种栅极驱动电路，尤指一种具交互下拉机制与辅 助下拉机制的高可靠度栅极驱动电路。

【背景技术】

液晶显示装置(Liquid Crystal Display；LCD)是目前广泛使用的一种 平面显示器，其具有外型轻薄、省电以及无辐射等优点。液晶显示装置的工 作原理是利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列 状态，用以改变液晶层的透光性，再配合背光模块所提供的光源以显示影像。 一般而言，液晶显示装置包含有多个画素单元、栅极驱动电路以及源极驱动 电路。源极驱动电路用来提供多个数据信号至多个画素单元。栅极驱动电路 包含多级移位缓存器，用来提供多个栅极驱动信号以控制多个数据信号写入 至多个画素单元。因此，栅极驱动电路即为控制数据信号写入操作的关键性 组件。

图1为现有栅极驱动电路的示意图。如图1所示，栅极驱动电路100包 含第一移位缓存器模块105与第二移位缓存器模块106，其中第一移位缓存 器模块105包含多级奇排序移位缓存器，第二移位缓存器模块106包含多级 偶排序移位缓存器。为方便说明，第一移位缓存器模块105只显示第N级移 位缓存器181与第(N+2)级移位缓存器183，第二移位缓存器模块106只显示 第(N+1)级移位缓存器182与第(N+3)级移位缓存器184，其中N为正奇数。 多级奇排序移位缓存器用来根据第一时脉CK1与反相于第一时脉CK1的第二 时脉CK2产生多个栅极信号，馈入至画素数组101的多个奇排序栅极线。多 级偶排序移位缓存器用来根据第三时脉CK3与反相于第三时脉CK3的第四时 脉CK4产生多个栅极信号，馈入至画素数组101的多个偶排序栅极线。

举例而言，第N级移位缓存器181用来根据第一时脉CK1与第二时脉CK2 产生栅极信号SGn，馈入至画素数组101的奇排序栅极线GLn，进而控制将 数据线DLi的数据信号写入至对应画素单元103。在栅极驱动电路100的运 作中，除了第N级移位缓存器181被触发以产生高电压准位的栅极信号SGn 的时段，其余时间栅极线GLn的栅极信号SGn均要被下拉至低电压准位，亦 即栅极信号SGn长时间被维持在低电压准位。由于在现有技术的电路操作中， 仅利用第N级移位缓存器181的下拉单元191以进行栅极线GLn的栅极信号 SGn的下拉运作，所以对固定信道长度的晶体管设计而言，下拉单元191所 使用的晶体管192的信道宽度就要足够大，用以有效下拉栅极线GLn的栅极 信号SGn。然而，晶体管192的信道宽度越大，其临界电压越容易随操作时 间而漂移，如此会降低栅极驱动电路100的可靠度及使用寿命。

【发明内容】

依据本发明的实施例，其揭露一种高可靠度栅极驱动电路，用来提供多 个栅极信号以驱动具有多个栅极线的画素数组。此种栅极驱动电路包含第一 移位缓存器模块与第二移位缓存器模块。第一移位缓存器模块包含多级奇排 序移位缓存器，第二移位缓存器模块包含多级偶排序移位缓存器。每一级奇 排序移位缓存器用以根据第一时脉与反相于第一时脉的第二时脉，产生对应 栅极信号馈入至对应奇排序栅极线，另用以下拉至少一偶排序栅极线或相异 于对应奇排序栅极线的至少一奇排序栅极线的栅极信号。每一级偶排序移位 缓存器用以根据第三时脉与反相于第三时脉的第四时脉，产生对应栅极信号 馈入至对应偶排序栅极线，另用以下拉至少一奇排序栅极线或相异于对应偶 排序栅极线的至少一偶排序栅极线的栅极信号。

依据本发明的实施例，其另揭露一种高可靠度栅极驱动电路，用以提供 多个栅极信号至多个栅极线。此种栅极驱动电路包含多级移位缓存器，其中 第N级移位缓存器包含上拉单元、输入单元、储能单元、放电单元、下拉模 块、以及控制单元。上拉单元电连接于第N栅极线，用以根据驱动控制电压 及第一时脉将第N栅极信号上拉至高准位电压，其中第N栅极线用以传输第 N栅极信号。输入单元用以接收第M级移位缓存器所产生的第M栅极信号。 储能单元电连接于上拉单元及输入单元，用来根据第M栅极信号执行充电程 序以提供驱动控制电压至上拉单元。放电单元电连接于储能单元，用以根据 控制信号将驱动控制电压下拉至低电源电压。下拉模块用以根据控制信号与 第二时脉将第N栅极信号下拉至低电源电压，另用以根据控制信号将相异于 第N栅极信号的至少一栅极信号下拉至低电源电压。控制单元电连接于储能 单元、放电单元与下拉模块，用以根据驱动控制电压与第一时脉产生控制信 号。M为正整数，N为大于M的正整数。