[发明专利]相变化内存组件及其制造方法

说明书

技术领域

本发明涉及一种半导体组件及其制造方法，特别是涉及一种相变化内存组件及其制造方法。

背景技术

相变化内存具有速度、功率、容量、可靠度、工艺整合度和成本等具竞争力的特性，为适合用来作为较高密度的独立式或嵌入式的内存应用。由于相变化内存技术的独特优势，使其被认为非常有可能取代目前商业化极具竞争性的静态内存SRAM与动态随机内存DRAM易失性内存，与闪存Flash 非易失性内存技术，可望成为未来极具潜力的新世代半导体内存。

相变化内存组件是利用相变化材料在结晶态和非晶态的可逆性的结构转换所导致的电阻值差异来作为数据储存的机制。在进行写入、抹除、或是读取操作时，主要是利用电流脉波的控制来达成，例如，当要进行写入时，可提供短时间(例如50纳秒)且相对较高的电流(例如0.6毫安)，使相变化层熔化并快速冷却而形成非晶态。由于非晶态相变化层具有较高的电阻(例如105～107欧姆)，使其在读取操作时，提供读取电流可得到的电压相对较高。当要进行抹除时，可提供较长时间(例如100纳秒)且相对较低的电流(例如0.3毫安)，使非晶态相变化层因结晶作用而转换成结晶态。由于结晶态相变化层具有较低的电阻(例如102～104欧姆)，其在读取操作时，提供读取电流可得到的电压相对较低。据此，可进行相变化内存组件的操作。

图1显示已知相变化内存组件，如图所示，此已知相变化内存组件由下而上依序包括下电极102、加热电极104、相变化层106、阻障层108、上电极接触110和上电极112。此种相变化内存组件的相变化层106由黄光光刻工艺所定义，而发生相变化的区域和相变化层106边缘的距离相当接近。上述特征导致此种相变化内存组件有以下缺点：第一，相变化层的尺寸决定相变化内存组件微缩的关键要素，然而，此种技术的相变化内存组件的相变化层106的尺寸由黄光光刻的能力决定，因此，组件若要进一步微缩，会受到黄光光刻的限制，使得组件难以进一步微缩或造成组件制造成本的提升。第二，蚀刻相变化层时会造成相变化层106侧壁的损坏，尤其当组件微缩时，此缺陷对组件操作特性的影响会越来越明显。

根据上述，业界需要一种相变化内存组件和相关制作方法，其组件微缩不会受到黄光光刻极限的影响，且可减少相变化层侧壁的损坏对组件造成影响。

发明内容

根据上述问题，本发明提供一种相变化内存组件的制作方法，包括以下步骤：提供基底，其上形成有下电极，形成加热电极和介电层于下电极上，其中加热电极被介电层环绕，蚀刻加热电极，以在介电层中形成凹槽，沉积相变化材料于介电层上并填入凹槽中，研磨相变化材料，移除高于介电层表面的部分相变化层，形成局限于介电层的凹槽中的相变化层，及形成上电极于相变化层和介电层上。

本发明另提供一种相变化内存组件，包括下电极，位于下电极上的介电层，位于介电层中的形成局限结构的加热电极和相变化层，及位于相变化层和介电层上的上电极。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1显示已知相变化内存组件的剖面图。

图2A～2F显示本发明实施例制作瓶状结构加热电极工艺的中间步骤剖面图。

图3A～3E显示本发明实施例制作相变化内存组件工艺的中间步骤剖面图。

图4A～4F显示本发明另一实施例制作相变化内存组件工艺的中间步骤剖面图。

图5A～5E显示本发明又另一实施例制作相变化内存组件工艺的中间步骤剖面图。

附图标记说明

102：下电极；            104：加热电极；

106：相变化层；          108：阻障层；

110：上电极接触；        112：上电极；

202：基底；              204：第一介电层；

206：下电极；            208：第二介电层；

210：加热电极；          212：蚀刻工艺；

214：加热电极第一部分；

216：加热电极第二部分；

218：金属层；            220：加热电极第三部分；

222：加热电极第四部分；

224：第三介电层；        302：下电极；

304：加热电极；          306：介电层；

308：凹槽；              310：相变化材料；

312：相变化层；          314：阻障层；