[发明专利]内存控制器中数据触发信号的校正电路及其校正方法

权利要求书

1.一种数据触发信号的校正方法，其特征在于，包括下列步骤：

于一第一周期中，侦测一延迟校正参数；以及

于一第二周期中，根据该延迟校正参数将一触发信号延迟一预定相位。

2.如权利要求1所述的数据触发信号的校正方法，其特征在于，该侦测延迟校正参数的步骤系于该第一周期中，侦测一延迟炼中复数个缓冲单元可以延迟该预定相位而决定该延迟校正参数。

3.如权利要求2所述的数据触发信号的校正方法，其特征在于，该延迟该预定相位的步骤系于该第二周期中，根据该延迟校正参数串接该延迟炼中的该些缓冲单元，并将该触发信号输入串接的该些缓冲单元，使得该些缓冲单元可产生延迟该预定相位的该触发信号。

4.如权利要求1所述的数据触发信号的校正方法，其特征在于，该第一周期为一内存的一刷新周期。

5.如权利要求1所述的数据触发信号的校正方法，其特征在于，该第二周期为一内存的一存取周期。

6.如权利要求1所述的数据触发信号的校正方法，其特征在于，该预定相位为90度。

7.如权利要求1所述的数据触发信号的校正方法，其特征在于，该些缓冲单元可以延迟一频率信号该预定相位，且该频率信号与该数据触发信号的频率相同。

8.如权利要求1所述的数据触发信号的校正方法，其特征在于，该触发信号为一内存控制器所接收的一数据触发信号。

9.如权利要求1所述的数据触发信号的校正方法，其特征在于，该侦测延迟校正参数的步骤系于该第一周期中加载一测试样型测试一延迟炼，以决定该延迟校正参数。

10.一种数据触发信号的校正电路，其特征在于，包括：

一控制电路，用以根据一状态信号而产生一控制数值；

一校正信号产生电路，用以接收一频率信号与一延迟一预定相位的频率信号，以产生一启始信号与一取样信号，以响应于该状态信号；

一选择器，用以接收一触发信号、该启始信号与该状态信号，并根据该状态信号产生一选择输出；

一具有M个缓冲单元的延迟炼，耦接至该控制电路与该选择器，用以接收该控制数值以及该选择输出；

一取样电路，耦接至该延迟炼，用以根据该取样信号产生一取样数值；以及

一转换电路，用以接收该取样数值并转换为一校正数值。

11.如权利要求10所述的数据触发信号的校正电路，其特征在于，该选择器系为一多任务器或一开关组件。

12.如权利要求10所述的数据触发信号的校正电路，其特征在于，该校正数值系被储存于该控制电路。

13.如权利要求12所述的数据触发信号的校正电路，其特征在于，该控制电路相对应地输出该测试样型或所储存的校正数值输出为该控制数值，以响应于该状态信号。

14.如权利要求10所述的数据触发信号的校正电路，其特征在于，该选择器相对应地输出该触发信号或该启始信号以响应于该状态信号。

15.如权利要求10所述的数据触发信号的校正电路，其特征在于，该控制电路包括：

一第一储存单元，储存该测试样型；以及

一第二储存单元，储存该校正数值。

16.如权利要求10所述的数据触发信号的校正电路，其特征在于，该校正信号产生电路包括：

一第一D型正反器，其数据输入端接收该状态信号，其频率输入端接收该频率信号，其数据输出端输出该启始信号；以及

一第二D型正反器，其数据输入端接收该启始信号，其频率输入端接收该延迟预定相位的频率信号，其数据输出端输出该取样信号。

17.如权利要求10所述的数据触发信号的校正电路，其特征在于，于该状态信号的一第一准位时，该启始信号可输入串接的该M个缓冲单元，并使得该取样电路可于所有该M个缓冲单元的输出端进行取样动作并产生该取样数值。

18.如权利要求17所述的数据触发信号的校正电路，其特征在于，该状态信号的该第一准位代表一内存的一刷新周期。