[发明专利]双扩散金属氧化物半导体晶体管

说明书

技术领域

本发明涉及DMOS晶体管。

背景技术

DMOS晶体管(Double-diffused MOS transistor：双扩散金属氧化物半导体晶体管)是通过杂质双重扩散而形成有源极层和成为沟道的体层的MOS场效应晶体管，作为电源电路和驱动电路等电源用半导体元件被使用。

近年来，要求手机等电子机器小型化、低消耗电力化，所以就要求降低DMOS晶体管的导通电阻(DMOS晶体管被导通时的电阻)。

专利文献1～6公开了有关降低DMOS晶体管的导通电阻和提高耐压等的技术。

专利文献1：(日本)特开平10-233508号公报

专利文献2：(日本)特开2004-39773号公报

专利文献3：(日本)特开2004-79800号公报

专利文献4：(日本)特开2007-128978号公报

专利文献5：(日本)特表2007-535813号公报

专利文献6：(日本)特开2008-34737号公报

为了降低DMOS晶体管的导通电阻，在源极层等的表面形成钴或钛等过渡性金属与硅的反应生成物即硅化物层是有效的。但由于硅化物层是低电阻，所以在晶体管内容易引起电场、电流的集中，有DMOS晶体管的静电破坏强度恶化的问题。

发明内容

本发明的DMOS晶体管具备：半导体层、形成于所述半导体层表面的第一导电型体层、形成于所述体层表面的第二导电型源极层、形成于所述源极层表面的硅化物层、把所述体层和所述源极层包围而形成为环状的栅极电极，其中，把所述源极层的端部配置成从所述栅极电极内侧的角部后退，在所述源极层与所述栅极电极内侧的角部之间露出的所述体层表面不形成所述硅化物层。

根据上述结构，由于设置在源极层的表面形成的硅化物层，所以能够降低DMOS晶体管的导通电阻。

由于采用把源极层的端部配置成从栅极电极内侧的角部后退，且在源极层与栅极电极内侧的角部之间露出的体层表面不形成硅化物层的结构，所以从DMOS晶体管的外部有伴随浪涌电流等的电荷进入时，源极端部的电场被缓和，由于在该部分也难于引起电流集中，所以能够防止静电破坏强度的恶化。

根据本发明的DMOS晶体管，能够降低DMOS晶体管的导通电阻，而且能够防止其静电破坏强度的恶化。

附图说明

图1是本发明实施例DMOS晶体管的俯视图；

图2是图1的X-X线剖视图；

图3是图1的Y-Y线剖视图。

符号说明

1硅基板    2硅层    3埋入层    4体层    5源极层

6主体电位设定层    7栅极电极    8栅极绝缘膜

9电场缓和绝缘膜    10漏极层    11硅化物层

12硅化物阻止膜    13电场缓和层    14耗尽层

15层间绝缘膜    16、20接触孔    17、21金属端子

18、22势垒层    19源极配线层    23漏极配线层

具体实施方式

本发明实施例的DMOS晶体管作为电源电路或驱动电路等的电源用半导体元件而能够内藏在IC中，特别是使用硅化物技术而实现非常低的导通电阻(例如100mΩ)，且通过形成硅化物层以使电场、电流不集中，而能够防止静电破坏强度的恶化。

以下参照附图说明该DMOS晶体管的结构。图1是本发明实施例DMOS晶体管的俯视图，图2是图1的X-X线剖视图，图3是图1的Y-Y线剖视图。

如图所示，在P型硅基板1上利用外延生长而形成N-型的硅层2。优选在硅基板1与硅层2的边界形成比硅层2浓度高的N+型埋入层3。这是为了减少DMOS晶体管的漏极电阻而设置，通过在所述外延生长时使向硅基板1导入的锑(Sb)等N型杂质在硅层2中向上方扩散而形成。

在硅层2的表面利用P型杂质的扩散而形成P+型的体层4。在体层4的表面形成N++型的源极层5。且优选在体层4的表面形成用于把体层4的电位设定成源极电位的P++型主体电位设定层6。该主体电位设定层6被源极层5包围。

且形成包围体层4和源极层5的环状栅极电极7。栅极电极7在环的内侧具有四个角部7A(图1中被虚线包围的部分)。且N+型是比N-型浓度高的扩散层，N++型表示是比N+型浓度高的N型扩散层。同样地，P++型表示是比P+型浓度高的P型扩散层。