[发明专利]用于实现芯片的输出入单元及实现一芯片的制造方法

说明书

技术领域

本发明提供一种可节省布局面积的多输出入端口输出入单元及其制造方，尤其涉及一种可于相邻输出入单元中选择使用不同输出入端口设置输出入垫以节省芯片布局面积的输出入单元与相关技术。

背景技术

集成电路(Integrated circuit)是现代信息社会最重要的硬件基础。为了使集成电路的运用更为普及，提高集成电路的集成度、缩减集成电路的尺寸也成为现代集成电路设计、制造与研发的重点。

请参考图1；图1为一公知集成电路10的示意图(及其部分的俯视图)。集成电路10中是以一芯片(chip/die)12封装于一封装基板14上以形成完整的集成电路。芯片12内设有核心电路16及多个输出入单元18。输出入单元18分别有其对应的输出入垫20。各输出入垫20会经由对应的接合线(bondingwire)22电连接至封装基板14上的对应导电结构24(如封装基板上的脚位或导电架等等)。要输入至集成电路10的信号会经由导电结构24及对应的接合线22而传输至芯片12上的对应输出入单元18，再由该输出入单元18将信号传输给核心电路16，使核心电路16能据此执行其功能(如逻辑运算、数据处理/传输/存储/交换、模拟/数字信号处理等等)。核心电路16要输出的信号则由对应的输出入单元18驱动，沿对应的输出入垫20、接合线22及导电结构24输出至芯片12之外。

就如图1的俯视图所示，在芯片12上，输出入单元18是以围绕排列的形式设置于核心电路16周围。在此公知技术中，输出入垫20必须设置于对应输出入单元18之外。虽然芯片12是以层叠的半导体结构形成的，但在将芯片12封装组合于封装基板14时，由于输出入垫20要承受接合线的机械应力，故输出入垫20不会重叠设置于输出入单元18的有源电路(active circuit)布局(例如掺杂区域/阱、多晶硅等半导体结构)之上，避免接合线时破坏相对脆弱的有源电路布局。不过，也因为输出入垫20无法与对应输出入单元18重叠设置，故输出入垫20会占用额外的布局面积，甚至成为芯片整体面积主导因素，使芯片的面积无法缩减。

发明内容

因此，为了克服公知技术的缺点，本发明提供了一种多输出入端口输出入单元与相关技术，以有效节省芯片面积。本发明在各输出入单元上设置多个输出入端口，各输出入端口可各自对应一输出入垫。如此，相邻输出入单元可选用不同的输出入端口来设置对应的输出入垫，使相邻输出入单元的输出入垫可相互重叠设置于邻近输出入单元之上，以有效节省布局面积。

更明确地说，本发明的一个目的在于提供一种用于实现一芯片的输出入单元(IO cell)，其包含有：一主区域及多个输出入端口(IO port)。主区域可容纳该输出入单元中各电路的布局，而多个输出入端口(IO port)则设置于该主区域内。该多个输出入端口可传输同一输出入点(IO pin)的信号，每一输出入端口可分别提供一对应的预设区域，各预设区域可容纳一输出入垫(IO pad)，该输出入垫是一接合线垫(bonding pad)，而各输出入垫设置有一接合线开口(bonding opening)。该多个输出入端口所对应的多个预设区域中至少有一预设区域与该主区域呈部分重叠(partially overlapped)；而该多个输出入端口即可使该输出入单元形成多种不同的配置，在各配置中至少有一输出入端口所对应的预设区域设置有一输出入垫，并至少有另一输出入端口所对应的预设区域空置而未设置输出入垫。

在前述输出入单元的一实施例中，该主区域与至少一预设区域呈部分重叠之处设置有有源电路(active circuit)布局。

在前述输出入单元的一实施例中，该多个预设区域皆与该主区域呈部分重叠，每一输出入端口设置的位置与其对应的预设区域部分重叠。

在前述输出入单元的一实施例中，各主区域包含有一核心装置区域与一输出入装置区域，而该多个预设区域与该主区域部分重叠的区域位于该输出入装置区域内。且该多个预设区域中至少有一预设区域与该核心装置区域部分重叠。

在前述输出入单元的一实施例中，各预设区域可容纳的输出入垫包含有一导电层，而该多个输出入端口是于该导电层上相互分开。