[发明专利]用于测试设定/保持时间的设备和方法

权利要求书

1.一种用于测试设定/保持时间的设备，包括：

多个数据输入单元，其每个配置成响应于选择信号和设定/保持校准 信号来校准输入数据的设定/保持时间；以及

芯片外驱动器校准单元，其配置成通过使用所述输入数据响应于测试 模式信号来产生所述选择信号和所述设定/保持校准信号，

其中，所述多个数据输入单元中的每一个包括：

输入缓冲器，其配置成接收所述输入数据；

设定/保持校准单元，其配置成通过将所述输入缓冲器的输出信号延 迟多达对应于根据所述选择信号启用的所述设定/保持校准信号的延迟时 间，来校准所述输入数据的设定/保持时间；以及

预先提取电路单元，其配置成预先提取所述设定/保持校准单元的输 出信号以输出预先提取的数据，并且

其中，所述芯片外驱动器校准单元包括：

第一锁存电路单元，其配置成锁存由所述预先提取电路单元输出的预 先提取的数据以输出被锁存的数据；

切换单元，其配置成当所述测试模式信号处在禁用状态下时，将由所 述第一锁存电路单元输出的被锁存的数据传输至第二锁存电路单元，并且 当所述测试模式信号处在启用状态下时，将由所述第一锁存电路单元输出 的被锁存的数据传输至第三锁存电路单元；

所述第二锁存电路单元，其配置成锁存由所述切换单元输出的被锁存 的数据，并且将由所述切换单元输出的被锁存的数据输出至第一解码器；

所述第三锁存电路单元，其配置成锁存由所述切换单元输出的被锁存 的数据，将由所述切换单元输出的被锁存的数据的第一部分输出至第二解 码器，并且将由所述切换单元输出的被锁存的数据的第二剩余部分输出至 第三解码器；

所述第一解码器，其配置成对由所述第二锁存电路单元输出的被锁存 的数据进行解码，以输出用于校准芯片外驱动器的输出数据电平的芯片外 驱动器校准信号；

所述第二解码器，其配置成对由所述第三锁存电路单元输出的被锁存 的数据的第一部分进行解码以输出所述选择信号；以及

所述第三解码器，其配置成对由所述第三锁存电路单元输出的被锁存 的数据的第二剩余部分进行解码以输出所述设定/保持校准信号。

2.如权利要求1所述的用于测试设定/保持时间的设备，其中，所述 设定/保持校准单元配置成包括多个单元延迟。

3.如权利要求2所述的用于测试设定/保持时间的设备，其中，在所 述多个单元延迟当中，所述输入缓冲器的输出信号所通过的单元延迟的数 目根据所述设定/保持校准信号而改变。

4.如权利要求3所述的用于测试设定/保持时间的设备，其中，所述 设定/保持校准信号包括多个信号位。

5.如权利要求4所述的用于测试设定/保持时间的设备，其中，所述 设定/保持校准控制单元配置成分别对所述选择信号和所述多个信号位执 行逻辑“与”运算以输出运算结果。

6.一种用于测试设定/保持时间的设备，包括：

输入缓冲器，其配置成接收输入数据；

设定/保持校准单元，其配置成通过将所述输入缓冲器的输出信号延 迟多达对应于根据选择信号启用的设定/保持校准信号的延迟时间，来校 准所述输入数据的设定/保持时间；

预先提取电路单元，其配置成预先提取所述设定/保持校准单元的输 出信号以输出预先提取的数据；

第一锁存电路单元，其配置成锁存预先提取的所述数据以输出被锁存 的数据；以及

多个解码器，其每个配置成对被锁存的所述数据进行解码，以输出芯 片外驱动器校准信号、所述选择信号以及所述设定/保持校准信号之一。

7.如权利要求6所述的用于测试设定/保持时间的设备，其中，所述 设定/保持校准单元包括多个单元延迟，并且所述输入缓冲器的输出信号 所通过的所述多个单元延迟的数目根据所述设定/保持校准信号而改变。