[发明专利]逻辑测试机以及同时测量多个受测装置的延迟时间的方法

权利要求书

1.一种逻辑测试机，其特征在于，耦接至多个受测装置，包括：

一函数产生器，产生一起始码序列以输入至所述受测装置，以使所述受测装置的多个输出信号固定为一第一值，且产生一工作码序列以输入至所述受测装置，以触发所述受测装置的所述输出信号自该第一值转变为一第二值；以及

一波形比较器，当该工作码序列输入完毕时转换所述受测装置的所述输出信号为多个位流，分别计算所述位流中对应于该第一值的位数目，依据所述位数目分别估计所述受测装置的延迟时间以及输出所述受测装置的所述延迟时间。

2.根据权利要求1所述的逻辑测试机，其特征在于，当该工作码序列输入完毕时，该函数产生器产生一触发信号至该波形比较器以触发该波形比较器对所述输出信号至所述位流的转换，以使该工作码序列的结束时点与所述输出信号的转换的开始时点同步。

3.根据权利要求1所述的逻辑测试机，其特征在于，该波形比较器依据一时脉信号采样所述受测装置的所述输出信号，而得到所述位流。

4.根据权利要求3所述的逻辑测试机，其特征在于，该波形比较器依据该时脉信号的周期及所述位数目计算所述受测装置的延迟时间。

5.根据权利要求4所述的逻辑测试机，其特征在于，该波形比较器分别将所述位数目乘上该时脉信号的周期，以得到所述受测装置的延迟时间。

6.根据权利要求1所述的逻辑测试机，其特征在于，该波形比较器比较所述受测装置的所述输出信号与一判断电平值，并将比较的结果输出为所述位流，其中该判断电平值介于该第一值与该第二值之间。

7.根据权利要求3所述的逻辑测试机，其特征在于，该时脉信号的频率是可调整的。

8.根据权利要求3所述的逻辑测试机，其特征在于，该时脉信号的方波占空比大于90％。

9.一种同时测量多个受测装置的延迟时间的方法，其特征在于，包括下列步骤：

产生一起始码序列以输入至所述受测装置，以使所述受测装置的多个输出信号固定为一第一值；

产生一工作码序列以输入至所述受测装置，以触发所述受测装置的所述输出信号自该第一值转变为一第二值；

当该工作码序列输入完毕时，转换所述受测装置的所述输出信号为多个位流；

分别计算所述位流中对应于该第一值的位数目；以及

依据所述位数目分别估计所述受测装置的延迟时间。

10.根据权利要求9所述的同时测量多个受测装置的延迟时间的方法，其特征在于，更包括当该工作码序列输入完毕时，产生一触发信号以触发所述输出信号至所述位流的转换，以使该工作码序列的结束时点与所述输出信号的转换的开始时点同步。

11.根据权利要求9所述的同时测量多个受测装置的延迟时间的方法，其特征在于，所述输出信号至所述位流的转换包括：依据一时脉信号采样所述受测装置的所述输出信号，而得到所述位流。

12.根据权利要求11所述的同时测量多个受测装置的延迟时间的方法，其特征在于，所述受测装置的延迟时间的估计包括：将所述位数目乘上该时脉信号的周期，以得到所述受测装置的延迟时间。

13.根据权利要求9所述的同时测量多个受测装置的延迟时间的方法，其特征在于，所述输出信号至所述位流的转换包括：

比较所述受测装置的所述输出信号与一判断电平值；以及

将比较的结果输出为所述位流；

其中该判断电平值介于该第一值与该第二值之间。

14.根据权利要求11所述的同时测量多个受测装置的延迟时间的方法，其特征在于，该时脉信号的频率是可调整的。

15.根据权利要求11所述的同时测量多个受测装置的延迟时间的方法，其特征在于，该时脉信号的方波占空比大于90％。

16.一种逻辑测试机，其特征在于，耦接至多个受测装置，依据一时脉信号采样所述受测装置的多个输出信号以得到多个位流，分别计算所述位流中对应于一第一值的位数目，依据该时脉信号的周期及所述位数目估计所述受测装置的延迟时间以及输出所述受测装置的所述延迟时间。