[发明专利]半导体晶体管

说明书

技术领域

本发明有关于半导体组件，尤指适用于模拟及数字电路的半导体晶体 管。

背景技术

在过去40年，集成电路产业采取了缩小组件尺寸与增加芯片面积的发 展路线，使得芯片的效能与功能皆戏剧性的大幅提升。每2到3年就有新 世代的组件出现，也就是所谓的摩尔定律。相较于前一世代，每一新世代 的组件，其晶体管的尺寸约缩小30％，电路的效能约提升40％，逻辑电路 的密度加倍，而记忆容量也成长为4倍。如此持续不断的进展，引领出一 种期待，就是速度更快且效能更强大的芯片，将会在可预见的未来，按照 此时程表持续的推出。

金属氧化物半导体场效晶体管(MOSFET)是半导体技术的基本组件。 MOS晶体管的成功，可归功于其尺寸可以不断的被缩小，同时还能增加其 电路效能，并降低制造成本。CMOS之所以能够成为集成电路的主流架构， 在于CMOS的效能在持续改善之际，也能同时降低能量的消耗。缩小CMOS 晶体管的尺寸，已成为增强微处理器效能的主要因素。为了延续过去如此 快速的进步，如何积极缩小MOS晶体管组件的尺寸，成为半导体产业目前 所面临到的一项严苛的挑战。业界通常认为在未来的10年之内，MOSFET 将在尺寸缩小方面，遇到关键技术的障碍及基本物理的限制。主要的挑战 包括如何控制功率的消耗、减少漏电电流、提升驱动电流、获得具有高介 电常数的闸极绝缘层(Gate Insulator)、具有适当功函数(Work Function) 的金属闸极、超浅的源极/汲极接合(Source/Drain Junctions)、降低寄生电 阻/电容、降低掺杂浓度分布的不平均、以及提升组件特性的均匀性。

耗电增加是缩小组件尺寸的最大障碍。在芯片表面的功率密度每3.3 年就变成2倍。造成功率消耗快速增加的主要原因是电源电压减少的幅度 不足及晶体管密度的积极增加。如果芯片的操作频率及晶体管数量维持目 前的成长趋势，高效能微处理器的耗电将在数年里达到10KW，且芯片表 面的热产出功率将达1000W/cm²。拿其它发热的物体做比较，灯丝的功率 密度约为100W/cm²，火箭喷嘴为1000W/cm²，太阳表面为6000W/cm²。 此外，我们知道从表面散热的速率是有限的。透过传导散热，从硅芯片表 面(T_max＜400°K)散热的最大速率是约1000W/cm²。

随着传统的平面主体型(Planar Bulk)硅CMOS晶体管趋近其微小化 的物理极限，人们必须考虑采用创新的组件结构及材料，以期能延续晶体 管在过去历史上的辉煌进展。人们已经积极的在传统MOSFET结构上做一 些变化，包括超薄体(UTB)的硅绝缘(Silicon-on-Insulator，SOI)MOSFET、 多闸极MOSFET(例如FinFET及Tri-Gate)、肖特基能阻金属氧化物半导 体场效晶体管(SB-MOSFET)、奈米碳管晶体管(CNT)及graphene奈米 带晶体管。这些非典型的MOSFET结构其设计目的主要是改善短通道效应， 因此比平面主体型MOSFET具有更佳的可缩性。然而，这些非典型的组件， 在结构上来说它们仍是MOSFET，与平面主体型的MOSFET面临着类似的 挑战，例如耗电的增加与效能的饱和。要延续晶体管成长的趋势，继续提 升芯片速度与功能，对MOSFET而言是非常困难的。半导体技术必须要有 相当大的创新，才能克服晶体管微小化的挑战，以延续过去半导体进步的 轨迹。因此人们需要新的晶体管以加强电路效能、增加芯片功能和降低制 造成本，使得晶体管过去的进步趋势能得以延续。

当MOSFET的微小化逼近其物理极限时，人们也会考虑其它的组件结 构，以期能延续微小化的趋势。本文在此将讨论两种习知组件：金属基极 晶体管(MBT)及共振穿隧组件(Resonant Tunneling Devices)，此两种 组件的工作原理都是运用量子力学的穿隧效应。